SAFE 포럼 2022에서 밝힌 삼성전자 파운드리 사업부의 토탈 설계 솔루션

기술이 진화할수록 어디에나 통용되는 접근법은 더욱 찾기 어려워진다. 기업은 어떠한 요구 사항이 있든 가장 독특한 혁신도 수용할 수 있는 인사이트와 유연성을 지녀야 한다. 파운드리 역시 마찬가지다. 자동차부터 모바일, IoT뿐만 아니라 HPC와 AI까지 기술의 발전이 모든 방향으로 경계를 확장하는 미래에 이 모든 것을 한 곳에서 제공할 수 있는 파운드리를 만들 수 있을까? 삼성전자 파운드리 사업부는 수년 간 이 질문에 답하기 위한 노력을 해왔고, 산호세에서 열린 2022년 SAFE 포럼에서 노미정 상무는 삼성전자 파운드리 사업부가 그 목표를 이루기 위해 최근 어떤 일을 하고 있는지 설명했다. 파운드리 디자인 서비스 팀을 책임지고 있는 노미정 상무는 삼성전자 파운드리 사업부의 첨단 설계 플랫폼이 2.5D와 3D 솔루션과 같은 기술을 어떻게 활용하여 고객의 미래지향적인 아이디어를 수용할 수 있는 턴키 솔루션을 제공하고 있는지 이야기했다. 한 곳에서 모두 이루어지는 토탈 설계 솔루션 구축 이전 포럼에서 삼성전자 파운드리사업부는 전장, 모바일, IoT 그리고 AI를 비롯한 설계 플랫폼의 강력하고도 광범위한 기능이 다양하게 뻗어 있다는 데 중점을 두었다. 그 중에서도 HPC 응용처는 특히나 빠르게 성장했고 파운드리 산업은 답을 구하기 위해 칩렛 아키텍처의 다이내믹 모듈 방식에 기대를 걸고 있다. 이 모든 응용처에서 활용될 플랫폼을 찾을 때 삼성전자 파운드리 사업부는 무엇보다도 고객의 우선순위를 신중하게 고려한다. 바로 최적화된 생산 주기를 통한 생산 기간 단축과 DTCO(Design Technology Co-Optimization), STCO(System Technology Co-Optimization)와 같은 경쟁력 있는 PPA(Performance, Power, Area)이다. 마지막으로, 파운드리는 제3자의 전문화가 필요 없는 최첨단 설계 역량의 ‘원스톱 샵’의 일환으로 모든 기능을 제공할 수 있어야 한다. 물론, 이 모든 것을 제공하는 것은 간단한 문제가 아니다. 노미정 상무는 “전통적인 칩 설계 방법은 높은 비용과 통합 인자로 인한 한계에 부딪혔다”면서 “실리콘 스케일링만 해도 트랜지스터의 수가 지속적으로 증가하여 사용 가능한 최대 레티클 크기의 한에 도달한 한편, 이와 같은 다양한 기능을 가진 칩을 통합하려는 수요는 지속적으로 증가하고 있다. 이것은 설계와 제조 양쪽에서 심각한 비용 문제를 야기한다.”라고 말했다. 노 상무의 설명에 따르면 그 결과 트랜지스터 크기를 줄이는 것만으로는 응용처의 증가하는 복잡성을 충족하는 데 역부족이며, 바로 이런 점에서 삼성전자 파운드리 사업부는 2.5D와 3D 칩렛 솔루션을 지속적으로 발전시키며 시장을 선도하고 있다는 것을 알 수 있다.

2.5D와 3D의 현재와 미래 비용 효율성과 다양한 활용도 덕분에 2.5D 솔루션은 고객의 다양한 요구 사항에 응하는 데 적합한 솔루션이며, 삼성전자 파운드리 사업부는 뛰어난 품질의 솔루션을 제공할 준비가 되어 있다. 노 상무는 “전력 무결성(Power Integrity) 솔루션을 위해 삼성은 다중 플레이트 MIM(Metal-Insulator-Metal) 캡과 ISC(Integrated Stack Cap)을 제공한다. IP 솔루션을 위해서는 고대역폭 Die-to-Die IP가 이미 사용성이 입증되었으며 HBM3 솔루션은 최대 8Gbps로 실행되도록 평가를 완료했다.”라고 말한다. 그러나 노 상무가 더 기대된다고 언급한 것은 3D 솔루션이다. “3D 접근법은 큰 다이를 여러 개의 작은 다이로 분할하기 때문에 제조 수율을 높여준다. 다이와 IP를 재사용해서 전반적인 설계 비용을 낮출 수 있으며, 상호 연결 거리가 짧기 때문에 성능이 빨라지고 지연 시간은 줄어든다. 칩렛을 나란히 배치할 때보다 3D 스태킹을 사용하면 더 작은 폼팩터를 얻을 수 있다는 것은 당연한 일이다.”라고 설명한다. 실리콘 관통 전극(TSV)의 비용과 3D 수직 적층으로 인해 발생하는 더 높은 열 밀도 등 3D 설계에서 따라오는 어려움과 그 해결책을 설명한 후에 노 상무는 삼성전자 파운드리 사업부가 이 모든 것을 어떻게 가능하게 하는지 설명을 이어갔다. “TSV 설계 영향을 최소화하기 위해 삼성전자는 여러 개의 TSV 번들을 제공한다. 3D용 전력 무결성 솔루션에 관해서는 다양한 TSV 계획과 최적의 PPA를 고려한 PDN을 제공하고, 부정적인 열 영향을 완화하기 위해서 Thermal Explorer를 개발했다. Thermal Explorer는 발열 히트맵(Thermal heat map)을 제공하여 발열을 고려한 배치 작업(Thermal-aware floorplan)에 도움이 된다.”

삼성전자 파운드리 사업부의 기대되는 3D IC 여정 마지막으로 노 상무는 삼성전자 파운드리 사업부의 전반적인 3DIC 여정을 설명했다. 설계의 모든 단계에 관여함으로써 고객의 요구사항에 직접적으로 공감하고 솔루션을 찾는 데 심혈을 기울이고 있다. “우리는 이미 S램 적층 칩인 SAINT-S를 개발했고 이제는 로직 적층 칩인 SAINT-L 개발을 진행 중”이라면서 “곧 D램 적층을 처리할 SAINT-D로 옮겨갈 것”이라고 말했다. 빅 다이 영역에서 삼성전자 파운드리 사업부는 800제곱미터가 넘는 매우 큰 크기의 칩을 개발했으며 칩렛은 거대한 인터포저 다이에서 여덟 개의 HBM3 칩을 통합하도록 설계되었다고 설명했다. 전장 안전 및 보안 분야에서는 여러 개의 첨단 운전자 보조 시스템(ADAS) 칩을 이미 양산 중이다. “우리 플랫폼은 여러분이 자신감을 가지고 아이디어를 실현하도록 도와줄 것이다. 제가 강조하고 싶은 것은 저희 고객들과 아홉 곳의 설계 솔루션 파트너는 이런 플랫폼에 완전한 액세스 권한이 있으므로 생산 시간을 단축하고 최적의 성능을 즐기며 가격 경쟁력을 높일 수 있을 것이다.”라는 말로 마무리했다. 고객과 파트너 모두에게 감사의 인사를 전하면서 노 상무는 유연하고 종합적인 설계 환경의 밝은 미래에 자신감을 내비쳤다. 앞으로 더 많은 혁신을 가져올 삼성전자 파운드리 사업부는 계속해서 미래의 삶을 바꾸는 기술을 발전시켜 나갈 것이다.