본문으로 이동
테크 블로그

최고를 위한 최적을 찾아라. Part 2

- 삼성전자 파운드리 사업부의 DTCO를 통한 GAA MBCFET™ PPA 최적화

  • 메일
1. Intro 삼성전자 파운드리 사업부는 지난 4월 26일 IEEE가 주최하는 CICC에서 논문 ‘3nm Gate-All-Around (GAA) Design-Technology Co-Optimization (DTCO) for succeeding PPA by Technology GAA’을 발표하였습니다. 3nm GAA MBCFET™의 PPA 적 장점을 극대화 하는 DTCO 활동에 관한 내용으로 논문에 대한 이해를 높이고자 이 포스트를 준비하였습니다. 2. MBCFET™의 PPA 최적화 : DTCO 앞선 포스트에서 DTCO(Design-Technology Co-Optimization)는 PPA (Power(소비전력), Performance(성능), Area(면적))의 최적화를 위한 활동을 통칭 하는 용어로 소개하였습니다. 삼성의 GAA인 MBCFET™은 PPA관점에서 여러가지 장점을 가지고 있음을 지난 포스트에서 설명하였고, DTCO는 최적화를 통해 그 PPA적 장점들을 극대화 하는 것을 목표로 하고 있죠. 그럼 MBCFET™의 DTCO를 알아 보기 전에 DTCO란 무엇인지 조금 더 자세하게 알아 보겠습니다. 3. 삼성의 DTCO는 무엇을 하는가 – 최적의 조합 레시피를 구상하는 Chef! DTCO DTCO는 공정과 설계 모두를 고려한 최적점을 찾아 우리가 가진 기술력을 최고의 조합으로 고객에게 제공하는 활동이라고 할 수 있습니다. 구체적으로 어떤 활동을 해왔는지 Power(소비전력), Performance(성능), Area(면적) 관점에서 하나씩 살펴 보겠습니다.

A. 작은 Area를 위한 최적화 먼저 Area(면적)의 관점에서 DTCO부터 알아보겠습니다. 말그대로 면적을 줄이는 것에 초점을 맞춘 활동입니다. Power(소비 전력) 증가나 Performance(성능) 하락을 최소화하며 면적을 줄일 수 있는 방안을 찾는 것이죠.
그림[1]부터 그림[3]을 이용하여 설명해 보겠습니다.

그림[1] (a) 두개의 트랜지스터를 이어놓은 Inverter(인버터) 회로도
그림[1] (a) 두개의 트랜지스터를 이어놓은 Inverter(인버터) 회로도
그림[1] 두개의 트랜지스터를 이어놓은 Inverter(인버터) 회로도
그림[2] 회로도를 FinFET구조 트랜지스터로 실제 만든 결과
그림[2] 회로도를 FinFET구조 트랜지스터로 실제 만든 결과
그림[2] 회로도를 FinFET구조 트랜지스터로 실제 만든 결과
그림[3]그 결과를 위에서 본 그림 (Layout)
그림[3]그 결과를 위에서 본 그림 (Layout)
그림[3]그 결과를 위에서 본 그림 (Layout)

그림[3]의 1~8까지의 요소들을 모두 최소화하는 것이 영역의 크기를 줄이는 가장 쉬운 방법일 것입니다. 그러나 각 구조물들은 목적과 공정 능력에 따라 최소한의 크기가 존재하며, 이것들의 크기 변화는 성능에 영향을 미치는 요소(resistance나 Capacitance)의 변화도 발생시킵니다. 그렇기 때문에 DTCO는 공정과 설계를 모두를 고려하여 최적의 크기 및 거리를 정하는 활동을 하게 됩니다. DTCO는 최적화를 통해 최소화된 영역을 확보하고 있는 것이죠. B. Low-Power를 위한 최적화 앞선 포스트에서 언급하였듯 Power(소비되는 전력)는 전압과 전류를 곱한 값입니다. 이 소비 전력은 Performance(성능)과 굉장히 밀접한 관계에 있습니다. 성능이 좋다는 것은, 많은 전류를 흘릴 수 있어 회로의 동작 속도를 향상시킬 수 있는 상태를 말합니다. 그러나 성능은 소비되는 전력과 상충되는 관계이죠. 큰 전류를 흐르게 하거나 더 완벽하게 제어하려면 큰 전압이 필요하기 때문입니다. 수도꼭지를 여는 것보다 수로를 여는 것에 더 큰 힘이 필요한 것처럼 말이죠. 그러나 우리는 같은 성능 기준으로 소비 전력을 낮추는 방안이 필요합니다. 그림[4] A의 수도꼭지를 보면 열고 잠그는데 굉장한 힘이 필요할 것으로 보입니다. 그렇다면 이 수도꼭지를 작은 힘으로 열려면 무엇이 필요할까요. 바로 그림[4] B 손잡이처럼 도움을 줄 수 있는 아이템이 필요합니다.

그림[4] 수도꼭지(A)를 열기 위해선 손잡이(B)처럼 보조 기구가 필요하다.
그림[4] 수도꼭지(A)를 열기 위해선 손잡이(B)처럼 보조 기구가 필요하다.
그림[4] 수도꼭지(A)를 열기 위해선 손잡이(B)처럼 보조 기구가 필요하다

Chip 설계에서도 상황은 같습니다. 각 트랜지스터들이 문제 없이 동작하여 Chip이 낮은 전압에서도 알맞은 기능을 수행 할 수 있으려면 부가적인 구조물들이 필요합니다. 그러나 손잡이도 모양과 소재에 따라 다양하듯 해당 구조물도 다양한 형태로 저마다 다른 PPA적 장점을 지니고있습니다. 우리는 DTCO를 통해 그 중 최적의 PPA를 지닌 보조 구조물을 찾아 내어 적용하고 있습니다. 최적화된 최저의 소비 전력을 찾는 거죠 그림[5]

그림[5] 보조 장치 (Assist) 별 PPA 분석
그림[5] 보조 장치 (Assist) 별 PPA 분석
그림[5] 보조 장치 (Assist) 별 PPA 분석

C. High-Performance를 위한 최적화 마지막 Performance(성능)의 관점에서의 DTCO에 대해 알아보겠습니다. High-performance를 위해서는 Chip의 설계 과정에서 의도치 않게 발생하여 성능을 저해하는 요소(resistance나 capacitance 등)을 DTCO를 통해 최소화하는 것이 필요합니다. 저항(Resistance)의 경우를 예로 들어보겠습니다. 저항은 경로의 길이가 길수록 그리고 경로가 좁을수록 커지게 되고 이는 성능 저하로 이어지게 됩니다. 수로가 좁거나, 수로의 길이가 길면 같은 양의 물이 흐르는데 시간이 오래 걸리는 것처럼요. 그림[6]

그림[6] 저항을 수로에 비교 (저항은 B가 제일 작고 C가 제일 크다)
그림[6] 저항을 수로에 비교 (저항은 B가 제일 작고 C가 제일 크다)
그림[6] 저항을 수로에 비교 (저항은 B가 제일 작고 C가 제일 크다)

그림[7]은 전류가 흐르는 경로 즉, 배선 입니다. 앞의 예처럼 a에서 b로 전류가 흐를 때 그 경로를 줄이는 것은 저항을 줄이는 것을 의미하고, 이것은 성능 향상으로 이어질 수 있습니다. 그림[7]의 A의 경우 Layer1과, Layer2가 각각 횡과 종방향으로만 경로를 제공 할 수 있어서 최단 경로 설정에 비 합리적입니다. 그러나 B의 경우 Layer1이 횡 방향과 종 방향 모두 제공할 수 있어 짧은 경로를 활용해 저항을 줄일 수 있습니다.

그림[7]  A : 각 층이 한가지 방향으로만 경로 제공 B : 두가지 방향으로 경로 제공 가능
그림[7]  A : 각 층이 한가지 방향으로만 경로 제공 B : 두가지 방향으로 경로 제공 가능
그림[7] A : 각 층이 한가지 방향으로만 경로 제공 B : 두가지 방향으로 경로 제공 가능

이러한 DTCO활동은 트랜지스터의 크기가 작아지면서 그 중요도가 올라가고 있습니다. 작고 예민한 트랜지스터에겐 작은 변화도 상대적으로 큰 영향으로 다가오기 때문이죠. 그렇기 때문에 MBCFET에서 DTCO의 중요성은 더욱 대두되고 있는데요. 그럼 이제 본격적으로 MBCFET이 지닌 DTCO적 장점에 대하여 살펴 보겠습니다.

4. 최적화에 최적화된 삼성의 GAA MBCFET™ 본론부터 이야기 하자면 MBCFET은 DTCO에 더 다양한 가능성을 제공한다는 장점을 지니고 있습니다. 기존의 트랜지스터에서 활동의 한계점으로 작용해왔던 부분들이 줄어든 것인데요. 그것이 무엇인지 하나하나 살펴 보겠습니다.

A. 변화에 따른 성능 손실을 줄였다. 기존의 트랜지스터는 채널의 폭을 넓히거나 동작 전압을 낮추게 되면 일부 성능 하락을 감수 했어야 했습니다. 앞선 포스트에서 말한 것처럼 이들은 상충되는 관계에 있기 때문이죠. MBCFET에서는 그 성능의 하락을 줄여 DTCO 활동영역을 넓혀 주었습니다.

i. 채널 폭 증가에 따라오는 성능 손실 최소화 성능을 높이기 위해 채널 폭을 넓히는 경우 의도치 않은 성능 손실이 발생합니다. 채널을 넓힌 만큼 온전하게 성능 향상으로 가져갈 수 없다는 말이죠. 이것은 구조물들 사이에서 발생하는 성능 방해 요소들(resistance와 capacitance 등) 때문인데요. 간단하게 말하면 구조의 변화는 필연적으로 전기적인 변화를 유발하고 이로 인해 어쩔 수 없이 성능 방해 요소가 등장하게 됩니다. 이 현상은 구조에 따라 크기가 좌우되기 때문에 그 구조의 차이가 있다면, 성능 손실의 크기도 달라집니다. FinFET과 MBCFET은 구조에서 큰 차이를 가지고 있기 때문에 손실의 크기도 차이가 발생합니다. 앞서 말하였듯 FinFET은 채널 폭을 증가시키기 위해 Fin을 하나 더 만들어야 하고 MBCFET 대비 더 큰 구조적 변화가 발생하게 되는 거죠. 그림[8]처럼 수로의 폭을 같은 넓이로 넓힐 때 수로를 하나 더 뚫는 것은 같은 폭을 만들더라도 불필요한 구조물(노랑 영역)이 생기게 되는 것처럼요. FinFET은 이러한 구조 때문에 성능 손실이 더 크게 발생하게 되는 것입니다. MBCFET은 폭을 조절하는데 추가 Fin과 같은 추가 구조물이 필요 없게 되어 이러한 한계점을 개선하였습니다.

그림[8] 같은 폭의 수로 두가지 종류
그림[8] 같은 폭의 수로 두가지 종류
그림[8] 같은 폭의 수로 두가지 종류

ii. 낮은 소비 전력에 따라오는 성능 하락 최소화 낮은 소비 전력 (Low-power)를 위해 동작 전압을 낮추는 것을 목표로 한다는 것을 앞선 포스트에서 언급하였습니다. 그리고 낮은 동작 전압은 흐르는 전류의 양도 함께 낮추게 된다고 수로의 문과 수도꼭지를 예로 들어 말하였습니다. 그러나, MBCFET은 FinFET보다 채널의 폭이 넓다는 장점을 지니고 있기 때문에, 낮은 동작 전압을 이용하더라도 흐르는 전류의 양이 많습니다. 같은 수도꼭지인데 수도관자체가 넓어 조금만 열어도 훨씬 많이 흐르는 것처럼요. MBCFET은 낮은 동작 전압에도 많은 양의 전류를 흘리며, 성능 하락을 최소화하였습니다.

B. 맞춤 트랜지스터 - Flexibility(설계 용이성) 변화에 따른 성능 손실을 줄인 것뿐이 아닙니다. 지난 포스트에서 설명하였듯이 MBCFET™은 채널 폭의 연속적인 증감이 가능합니다. 설계가 원하는 수준에 더욱 부합하는 채널 폭을 제공 할 수 있고, 최적화를 위한 채널 폭 조절에도 용이해 졌다는 것이죠.

위에 말한 장점을 통해 DTCO는 더 많은 가능성을 확보했습니다. 그림 [9]처럼 MBCFET™은 FinFET과 달리 DTCO를 통해 단순한 범위 밖의 PPA영역을 찾아 갈 수 있으며, 그림[10]처럼 NS1부터 NS4까지 다양한 크기의 채널 폭과 개선된 성능의 선택지를 활용할 수 있습니다. 거기에 동작 전압을 낮춰 더 낮은 소비전력을 활용 할 수도 있죠.
그림[9] 설계 목적 별 ( HD(High Density) HP (High Performance) ) PPA 수준
그림[9] 설계 목적 별 ( HD(High Density) HP (High Performance) ) PPA 수준
그림[9] 설계 목적 별 ( HD(High Density) HP (High Performance) ) PPA 수준
그림[10] 다양한 Channel 폭과 성능 옵션을 제공하는 GAA
그림[10] 다양한 Channel 폭과 성능 옵션을 제공하는 GAA
그림[10] 다양한 Channel 폭과 성능 옵션을 제공하는 GAA
5. Outro 삼성전자의 GAA인 MBCFET™은 위와 같이 DTCO 활동에 큰 가능성을 열어 주었고, 우리는 MBCFET™가 가진 PPA장점을 고객이 최대한 영위 할 수 있도록 DTCO를 수행 중입니다. MBCFET™로의 발전은 고객에게 최고의 공정을 제공할 것이고, 우리는 최적의 공정을 제공하기 위한 더 많은 Support를 할 수 있게 된 것이죠. 이처럼 삼성전자 파운드리 사업부는 고객이 우리의 공정을 통해 최적의 결과를 창출하도록 공정과 함께 디자인 적인 Support를 이어왔고, 또 이어 갈 것입니다.