AI의 발전과 함께 처리해야 할 데이터가 폭발적으로 증가하면서, 스토리지에는 더 높은 용량과 성능, 전력 효율이 요구되고 있다. 이러한 변화 속에서 삼성전자의 V10 BV-NAND는 FMS 2026 Best of Show Awards의 3D & NAND Innovation Award를 수상하며 차세대 NAND 기술의 혁신성을 인정받았다.
V10은 어떤 시장의 변화와 고객의 요구에서 시작됐으며, 이를 실제 제품으로 구현하기 위해 어떤 기술적 도전을 극복했을까? V10의 상품기획을 담당한 김병희 PL, 신지연 TL과 개발을 담당한 박상수 PL, 정다운 PL을 만나 제품의 개발 배경과 핵심 기술, 그리고 이번 수상의 의미에 대해 이야기를 들어봤다.
Q. 먼저 FMS 2026 3D & NAND Innovation Award 수상을 축하드립니다. V10 BV-NAND는 어떤 제품이며, 이전 세대와 비교해 가장 주목할 만한 변화는 무엇인가요?
신지연 TL: V10은 빠르게 증가하는 AI 시대의 고성능·고용량·저전력 스토리지 요구에 대응하기 위해 개발된 삼성전자의 최신 3D NAND Flash Memory입니다.
V10은 3D Bonded-VNAND 아키텍처를 기반으로 400단 이상의 Word Line(WL)을 구현했으며, 이전 세대 대비 Bit Density를 58% 이상 향상시켰습니다. 성능 측면에서도 4.8Gbps 이상의 I/O 속도로 이전 세대 대비 33% 이상 향상된 성능을 제공하는 동시에, 전력은 25% 이상 절감했습니다.
이러한 기술 혁신을 바탕으로 V10은 128TB 초고용량 SSD와 차세대 PCIe Gen7 SSD 등 AI 인프라에서 요구되는 고성능·고용량 스토리지를 구현하는 핵심 NAND 솔루션이 될 것으로 기대하고 있습니다.
Q. AI의 발전과 함께 스토리지에 요구되는 역할도 빠르게 변화하고 있습니다. 이러한 시장 변화가 V10의 상품기획과 개발 방향에는 어떤 영향을 미쳤나요?
김병희 PL: NAND Flash는 세대가 발전할수록 더 높은 Bit Density를 구현하는 동시에 성능과 전력 효율까지 함께 개선해야 하는 과제를 해결해 왔습니다. 최근 AI 워크로드가 빠르게 증가하면서 이러한 요구는 더욱 커지고 있습니다.
AI 시스템에서 생성·처리하는 데이터가 급격히 증가하면서 스토리지에는 더 높은 용량과 I/O 대역폭이 요구되고 있습니다. 동시에 데이터센터에서는 전력 소비가 전체 시스템 효율성과 TCO(Total Cost of Ownership)를 결정하는 요소로 부상하고 있습니다.
따라서 V10을 기획하면서 단순히 더 많은 단수를 쌓거나 용량을 높이는 데 그치지 않고, 고집적·고성능·저전력을 동시에 달성하는 것을 핵심 방향으로 설정했습니다. 데이터센터뿐 아니라 PC, 모바일, Edge AI 등 다양한 영역에서 확대되는 AI 워크로드에 대응할 수 있는 NAND를 제공하는 것이 중요한 목표였습니다.
Q. 이러한 상품기획 방향을 실제 제품으로 구현하기 위해 V10에서는 어떤 기술적 혁신이 가장 중요했나요?
정다운 PL: V10의 첫 번째 기술 혁신은 400단 이상의 초고층 V-NAND 아키텍처를 구현하기 위한 3-stack 기반 첨단 HARC(High Aspect Ratio) Merge 기술입니다.
V-NAND의 단수가 증가하면서 함께 늘어날 수 있는 공정 Step과 제조 비용을 개선하고 공정 난이도를 극복하기 위해 HARC Merge 기술을 개발했습니다. 여기에 Multi Hole 기술과 Zero Dummy Hole 기술을 접목해 이전 세대 대비 Bit Density를 58% 향상시켰고, 공정 및 제조 효율성과 제품 완성도를 함께 확보할 수 있었습니다.
두 번째 기술 혁신은 Wafer Bonding 기술입니다. 두 개의 Wafer에서 Cell과 Peri를 독립적으로 제작한 뒤 Bonding하는 기술을 개발해 Peri 소자의 성능을 극대화할 수 있었고, 이러한 고성능 소자를 설계적으로 활용해 고성능·저전력 제품을 구현할 수 있었습니다.
Q. V10은 집적도뿐 아니라 4.8Gbps 이상의 I/O 속도로 이전 세대 대비 33% 이상 향상된 성능을 구현했습니다. 이러한 성능 향상은 어떻게 가능했나요?
박상수 PL: 3D Bonded-VNAND 아키텍처는 고집적화뿐 아니라 I/O 성능을 높이는 데에도 중요한 역할을 합니다. 저온 공정 적용을 통해 Peripheral Circuit의 Scaling이 가능해졌으며, 이를 기반으로 트랜지스터 특성을 개선하고 I/O 성능을 향상시켰습니다.
인터페이스 측면에서도 여러 기술을 새롭게 적용했습니다. 삼성전자 고유의 Pin-ODT 기술을 통해 SCA(Separate Command and Address) 기술을 혁신하여 I/O 효율을 75% 이상 향상시켰습니다.
또한 고속 데이터 전송 과정에서 발생할 수 있는 ISI(Inter-Symbol Interference)를 줄이기 위해 DFE(Decision-Feedback Equalizer)와 RDCA(Read-Duty-Cycle Adjustment) 등의 기술을 적용했습니다.
이러한 기술을 통해 V10은 4.8Gbps 이상의 I/O 속도를 구현했으며, 차세대 고성능 SSD가 요구하는 높은 I/O 성능을 지원할 수 있는 기반을 마련했습니다.
Q. 성능을 높이면서 전력 소비까지 줄이는 것은 쉽지 않은 과제일 것 같습니다. V10은 어떻게 전력 25% 이상 절감을 달성했나요?
박상수 PL: V10 개발에서는 성능 향상과 함께 전력 효율을 높이는 것도 중요한 기술적 목표였습니다.
먼저 Peripheral Circuit의 공급 전압(VCC)을 낮출 수 있도록 저전력 회로 설계를 적용했으며, 외부 전원을 직접 활용하는 e-PIN 구조를 도입했습니다. 또한 Word Line의 충·방전에 사용되는 전력을 줄이기 위한 WL 제어 기술을 적용했습니다.
고속 I/O 동작 시에는 Channel Voltage를 낮출 수 있는 PI-LTT(Power-Isolated Low-Tapped Termination) 기술을 적용해 인터페이스에서 소비되는 전력을 추가로 절감했습니다.
이러한 저전력 기술들을 종합적으로 적용한 결과, 이전 세대 대비 전력을 25% 이상 절감할 수 있었습니다. 특히 고용량 SSD에서는 이러한 NAND 단위의 전력 효율 향상이 시스템 전체의 전력 효율을 높이는 데 기여할 수 있습니다.
Q. 400단 이상의 고집적 V-NAND를 구현하는 과정에서 가장 어려웠던 기술적 과제는 무엇이었나요? 이를 어떻게 극복했는지도 소개해 주세요.
박상수 PL: 400단 이상의 고적층, 고집적 3D NAND Flash Memory를 구현하는 것은 단순한 적층 수의 증가를 넘어, 물리적 한계를 극복해야 하는 고난도의 과제였습니다.
첫째는 '극한의 칩 사이즈 감소'였습니다. 고집적화된 셀 어레이를 구동하기 위해서는 주변 회로(Peripheral Circuit)의 면적 증가가 필연적입니다. 하지만 상판 셀 어레이와 동일한 사이즈로 하판 구동 회로를 설계하는 것은 매우 도전적인 목표였습니다. 이를 위해 설계 전문가들과 끊임없이 소통하며 BV-NAND 시대에 최적화된 차세대 칩 아키텍처를 도출했습니다. 동시에 연구소와 협력해 공정 역량을 극대화함으로써 디자인 룰(Design Rule)을 타이트하게 관리하여 트랜지스터 사이즈를 최소화했습니다. 나아가 유사 기능을 수행하는 회로를 과감히 병합하고 최적화하는 설계를 통해, 하판 구동 회로를 상판 셀 어레이 사이즈에 완벽하게 맞추는 '풀 캡핑(Full Capping)'을 성공적으로 달성할 수 있었습니다.
둘째는 'Word Line 증가에 따른 전기적 특성 저하' 문제였습니다. 적층 수가 늘어날수록 Word Line Capacitance가 증가하며, 이는 곧 전력 소모 증가와 성능 저하, 그리고 셀 신뢰성 열화라는 연쇄적인 문제로 이어집니다. 저희는 이 문제가 향후 고단 적층의 지속 가능성을 결정짓는 핵심이라 판단하여, 개발 초기 단계부터 집중적인 연구를 진행했습니다. 그 결과 Multi-Stack을 정밀하게 제어하는 설계 기술을 개발했고, 쓰기 동작 시 비선택 Stack의 Word Line에 인가되는 전압을 70% 이상 획기적으로 낮출 수 있었습니다. 이를 통해 전력 효율을 대폭 개선함은 물론, Bit Error Rate(BER)를 4% 개선하는 유의미한 성과를 거두었습니다.
정다운 PL: 400단이 넘는 고집적 구조의 NAND Flash를 개발하기 위해서는 몇 가지 커다란 물리적 장벽을 기술 개발을 통해 넘어야만 했습니다.
먼저, Wafer가 막질의 Stress에 의해 휘어지는 Warpage 문제는 V10의 급격한 단수 증가로 특히 더 어려운 문제가 되었습니다. 이전 세대에서 일반적으로 해오던 방식으로 극복하기에는 한계가 명확해, 전체 8대 공정 및 공정 Integration 엔지니어들이 아이디어를 함께 모았습니다. 과감한 신공정 도입, 설비 한계 극복, 전체 공정의 Heat 최적화, 신규 막질 도입을 통해 Wafer가 받는 Stress를 크게 낮춰 물리적 한계를 극복할 수 있었습니다.
높은 단수를 통과해야 하는 채널 길이가 증가하면서 발생하는 Cell 신뢰성 문제 역시 연구개발 초기부터 많은 우려가 있었던 부분입니다. 이에 연구소 단계에서부터 각 공정 개발의 목표를 높게 잡아 소자를 디자인했고, 양산 단계에서는 최고 수준의 신뢰성을 완성할 수 있었습니다.
Etch 부서에서는 높은 신뢰성을 구현할 수 있는 Channel Hole Profile 및 산포를 구현했고, Diffusion 부서에서는 높은 Stack에서도 Step Coverage와 막질 특성을 확보했습니다. Cleaning 부서에서는 표면적 증가에도 균일하게 식각할 수 있는 신기술을 개발했습니다. 나아가 PA 부서에서는 Cell 신뢰성을 중심에 두고 8대 공정과 함께 전체 공정 Integration을 최적화하고 소자를 디자인했습니다.
그 결과 신뢰성 최종 목표를 조기에 달성했으며, 도출된 아이디어들을 지속적으로 발전시켜 V10을 높은 수준의 Cell 신뢰성을 갖춘 제품으로 만들 수 있었습니다.
Q. V10에는 기존에 독립적이었던 여러 기술을 하나로 연결하는 새로운 시도가 적용됐습니다. 개발 과정에서 조직 간 협업은 어떻게 이루어졌나요?
정다운 PL: V10 개발은 수백 명의 엔지니어들이 매일 함께 토론하고 문제를 해결해 가는 과정이었습니다. V-NAND의 핵심 기술인 HARC Merge와 Wafer Bonding은 기존에 독립적으로 개발하던 모듈 공정을 하나로 합쳐 제작하고, 독립적으로 만들어진 두 개의 Wafer를 하나로 합치는 신기술입니다.
기존에 독립적이었던 기술들이 밀접하게 융합되면서 여러 기술이 복합적으로 연관된 불량들이 증가했고, 이를 극복하기 위해서는 함께 일하는 동료와 공정 엔지니어들이 서로의 업무를 이해하고 협업하는 과정이 정말 중요했습니다.
본인의 업무에서 한 걸음 더 나아가 주변의 업무까지 이해하고 함께 해결해야 했기 때문에 부서 간 많은 대화와 협업이 필요했습니다. 이를 위해 TF 형태의 회의체를 만들어 엔지니어들이 함께 논의할 기회를 늘렸고, 부서 간 교류를 통해 서로에 대한 이해를 높여 갔습니다.
이러한 과정을 거치며 협업 문화가 견고해질수록 제품의 완성도와 신공정에 대한 이해도 역시 함께 높아지는 값진 경험을 할 수 있었습니다.
Q. V10은 128TB SSD와 차세대 PCIe Gen7 SSD 구현을 지원할 수 있습니다. 실제 고객과 AI 인프라 관점에서는 V10의 기술 혁신이 어떤 가치로 이어질 것으로 기대하시나요?
신지연 TL: AI가 발전하면서 처리하고 저장해야 하는 데이터의 양은 앞으로도 빠르게 증가할 것으로 예상됩니다. 특히 AI 인프라에서는 대규모 데이터를 빠르게 저장하고 처리해야 하기 때문에 스토리지의 용량과 성능이 전체 시스템 효율에 미치는 영향도 더욱 커지고 있습니다.
V10은 높은 Bit Density를 기반으로 128TB 초고용량 SSD 구현을 지원하고, 4.8Gbps 이상의 I/O 성능을 통해 차세대 PCIe Gen7 SSD에 대응할 수 있습니다. 동시에 향상된 전력 효율은 대규모 AI 데이터센터의 전력 소비와 TCO를 개선하는 데 기여할 수 있습니다.
결국 V10의 기술적 혁신은 단순히 NAND 자체의 성능 향상에 그치지 않고, AI 인프라에서 요구되는 Capacity, Performance, Power Efficiency를 함께 향상시켜 고객에게 실질적인 가치를 제공한다는 점에서 의미가 있다고 생각합니다.
Q. 마지막으로 이번 FMS 2026 3D & NAND Innovation Award 수상은 어떤 의미가 있나요? 앞으로 V-NAND가 나아갈 방향에 대해서도 말씀 부탁드립니다.
김병희 PL: 이번 FMS 2026 3D & NAND Innovation Award 수상은 AI 시대에 필요한 NAND의 방향성을 제시하고, V10의 기술적·상품적 가치를 인정받았다는 점에서 의미가 크다고 생각합니다.
AI의 발전과 함께 스토리지에 요구되는 용량과 성능, 전력 효율은 앞으로도 지속적으로 높아질 것입니다. 삼성전자는 이러한 시장과 고객의 요구를 바탕으로 V-NAND의 경쟁력을 지속적으로 발전시키며 차세대 AI 스토리지를 위한 새로운 가치를 제공해 나갈 계획입니다.
정다운 PL: V10은 기존의 세대별 개발 추세에서 벗어나는 Bit Density와 신뢰성, 성능, 전력을 구현한 제품입니다. 초기 반도체연구소에서부터 높은 목표를 설정해 방향을 잡았고, 양산 개발 단계에서도 수백 명의 엔지니어들이 밀접하게 협업해 좋은 제품으로 양산화할 수 있었습니다.
이번 FMS 2026 수상은 V10의 기술력을 세계적으로 인정받았다는 점에서 개발에 참여한 한 사람으로서 큰 보람을 느낍니다.
반도체 개발은 한두 사람이 잘해서 되는 일이 아니라 모두가 함께 잘해야 성공한다는 이야기를 많이 합니다. V10을 개발하면서 높은 목표와 기술 간 연결이 강화되며 발생한 다양한 문제로 모두가 힘든 시기도 있었지만, 한마음으로 매일 치열하게 토론하며 문제를 해결해온 노력을 인정받은 것 같아 더욱 뜻깊습니다.
V10 개발 과정에서는 회사 내 여러 부서의 도움도 컸습니다. 제조에서는 개발 Lot의 TAT를 적극적으로 지원해 개발 일정에 큰 도움을 주었고, NAND Flash에 Bonding 기술이 처음 도입되는 과정에서는 CIS에서 사용 중인 Bonding 설비 인프라와 기술 자문을 지원받아 관련 기술을 빠르게 발전시킬 수 있었습니다. 또한 단수 증가에 따라 방대한 FAB Data를 처리하는 과정에서도 A-FAB 기술팀 YES 부서의 지원을 통해 체계적으로 데이터를 분석하고 불량을 개선할 수 있었습니다.
이처럼 여러 부서가 함께했기에 V10을 좋은 제품으로 완성할 수 있었다고 생각합니다.
박상수 PL: 이번 수상은 AI 시대가 요구하는 '고집적·고성능·저전력'이라는 세 가지 난제를 삼성전자만의 기술력으로 동시에 해결했음을 인정받았다는 점에서 매우 뜻깊습니다.
NAND Flash의 진화 과정에서 집적도를 높이면서 고성능과 저전력을 동시에 유지하는 것은 늘 Trade-off가 존재하는 어려운 과제였습니다. 하지만 불가능해 보였던 목표를 현실로 만들기 위해 밤낮없이 고민하고 치열하게 토론했던 연구소와 개발실 엔지니어들의 집요함이 있었기에 V10이라는 결과물을 만들어낼 수 있었습니다. 또한 개발 과정에서 마주한 수많은 불량과 신뢰성 이슈를 해결하기 위해 유관 부서가 하나의 팀처럼 움직이며 끝까지 원인을 추적하고 개선했던 협업의 과정이 이번 수상의 가장 큰 원동력이었다고 생각합니다.
앞으로 V-NAND는 단순한 용량 확장을 넘어 AI 시대의 시스템 병목을 해결하고 시스템 전체의 효율을 높이는 핵심 인프라로 진화해 나갈 것입니다. 앞으로도 동료들과 함께 물리적 한계를 뛰어넘는 기술 혁신을 이어가며 전 세계 AI 생태계가 더 빠르고 지속 가능하게 성장할 수 있도록 초격차 기술 리더십을 이어가겠습니다.
V10 BV-NAND는 400단 이상의 초고집적 구조를 기반으로 성능과 전력 효율을 함께 높이며, AI 시대의 스토리지가 나아갈 새로운 가능성을 제시했다. FMS 2026 3D & NAND Innovation Award 수상으로 그 기술 혁신성을 인정받은 삼성전자의 V10은 128TB 초고용량 SSD와 차세대 PCIe Gen7 SSD 등 고성능·고용량 스토리지 구현을 통해 빠르게 진화하는 AI 인프라의 혁신을 뒷받침할 것으로 기대된다.
한국
