본문으로 이동
슬림한 스마트폰 내부에 구현된 모바일 SoC 첨단 패키징 기술로 성능, 발열 효율, 공간 최적화를 표현


한정된 공간, 확장되는 성능
한정된 공간, 확장되는 성능
한정된 공간, 확장되는 성능

스마트폰은 점점 더 얇아지고, 더 빨라지며, 더 많은 기능을 담아내고 있습니다. 그러나 발열, 배터리, 그리고 한정된 공간은 여전히 업계가 마주한 가장 큰 과제입니다. 이러한 한계 속에서 모바일 SoC 혹은 모바일 AP 패키지는 단순히 칩을 보호하는 역할을 넘어 진화했으며, 이제 각 칩의 성능을 이끌어내는 핵심 기술로 자리 잡았습니다. 삼성전자는 이러한 혁신의 최전선에서, 정밀한 기술 실행력과 명확한 방향성을 바탕으로 업계의 첨단 패키지 기술발전을 뒷받침하고 있습니다. 스마트폰은 점점 더 얇아지고, 더 빨라지며, 더 많은 기능을 담아내고 있습니다. 그러나 발열, 배터리, 그리고 한정된 공간은 여전히 업계가 마주한 가장 큰 과제입니다. 이러한 한계 속에서 모바일 SoC 혹은 모바일 AP 패키지는 단순히 칩을 보호하는 역할을 넘어 진화했으며, 이제 각 칩의 성능을 이끌어내는 핵심 기술로 자리 잡았습니다. 삼성전자는 이러한 혁신의 최전선에서, 정밀한 기술 실행력과 명확한 방향성을 바탕으로 업계의 첨단 패키지 기술발전을 뒷받침하고 있습니다. 스마트폰은 점점 더 얇아지고, 더 빨라지며, 더 많은 기능을 담아내고 있습니다. 그러나 발열, 배터리, 그리고 한정된 공간은 여전히 업계가 마주한 가장 큰 과제입니다. 이러한 한계 속에서 모바일 SoC 혹은 모바일 AP 패키지는 단순히 칩을 보호하는 역할을 넘어 진화했으며, 이제 각 칩의 성능을 이끌어내는 핵심 기술로 자리 잡았습니다. 삼성전자는 이러한 혁신의 최전선에서, 정밀한 기술 실행력과 명확한 방향성을 바탕으로 업계의 첨단 패키지 기술발전을 뒷받침하고 있습니다.

I-PoP (Interposer Package on Package) I-PoP (Interposer Package on Package) I-PoP (Interposer Package on Package)

AP(Application Processor)의 성능이 향상될수록 입출력(I/O) 단자의 수도 함께 증가하고 있습니다. 이러한 흐름 속에서 스마트폰에 적용되는 칩의 종류와 형태가 다양해지고 있으며, 이종 패키지를 수직 적층하여 단위 면적당 집적도를 높일 수 있는 기술에 대한 요구 또한 커지고 있습니다. 이러한 요구에 대한 해답 중 하나가 바로 I-PoP(Interposer Package on Package)입니다.

I-PoP 구조는 인쇄회로기판(PCB) 위에 AP 다이를 실장하고, AP 다이와 메모리를 연결하기 위해 인터포저(Interposer)를 적층하는 방식으로 구성됩니다. DRAM과 AP 다이를 연결하는 인터포저는 I-PoP의 핵심 구성 요소입니다. 인터포저를 적용하면 AP 다이와 DRAM 간 데이터 신호 경로가 짧아져 속도와 성능이 개선되며, 실장 면적이 줄어들어 SCP*대비 추가적인 성능 향상을 위한 공간 재배치가 가능해집니다.

AP(Application Processor)의 성능이 향상될수록 입출력(I/O) 단자의 수도 함께 증가하고 있습니다. 이러한 흐름 속에서 스마트폰에 적용되는 칩의 종류와 형태가 다양해지고 있으며, 이종 패키지를 수직 적층하여 단위 면적당 집적도를 높일 수 있는 기술에 대한 요구 또한 커지고 있습니다. 이러한 요구에 대한 해답 중 하나가 바로 I-PoP(Interposer Package on Package)입니다.

I-PoP 구조는 인쇄회로기판(PCB) 위에 AP 다이를 실장하고, AP 다이와 메모리를 연결하기 위해 인터포저(Interposer)를 적층하는 방식으로 구성됩니다. DRAM과 AP 다이를 연결하는 인터포저는 I-PoP의 핵심 구성 요소입니다. 인터포저를 적용하면 AP 다이와 DRAM 간 데이터 신호 경로가 짧아져 속도와 성능이 개선되며, 실장 면적이 줄어들어 SCP*대비 추가적인 성능 향상을 위한 공간 재배치가 가능해집니다.

AP(Application Processor)의 성능이 향상될수록 입출력(I/O) 단자의 수도 함께 증가하고 있습니다. 이러한 흐름 속에서 스마트폰에 적용되는 칩의 종류와 형태가 다양해지고 있으며, 이종 패키지를 수직 적층하여 단위 면적당 집적도를 높일 수 있는 기술에 대한 요구 또한 커지고 있습니다. 이러한 요구에 대한 해답 중 하나가 바로 I-PoP(Interposer Package on Package)입니다.

I-PoP 구조는 인쇄회로기판(PCB) 위에 AP 다이를 실장하고, AP 다이와 메모리를 연결하기 위해 인터포저(Interposer)를 적층하는 방식으로 구성됩니다. DRAM과 AP 다이를 연결하는 인터포저는 I-PoP의 핵심 구성 요소입니다. 인터포저를 적용하면 AP 다이와 DRAM 간 데이터 신호 경로가 짧아져 속도와 성능이 개선되며, 실장 면적이 줄어들어 SCP*대비 추가적인 성능 향상을 위한 공간 재배치가 가능해집니다.

* SCP(Single-Chip Package): 단일 AP 칩(SoC)만 패키지 내부에 실장되고, 메모리는 나란히(Side-by-side) 배치되는 기존 단일 칩 패키지 구조
AP 다이 위에 인터포저를 통해 DRAM이 적층된 I-PoP 구조로 고집적 수직 패키징을 구현

FoWLP (Fan-out Wafer Level Package) FoWLP (Fan-out Wafer Level Package) FoWLP (Fan-out Wafer Level Package)

재배선층과 구리 포스트를 활용해 기판 없이 AP 다이 위에 DRAM을 실장한 FoWLP 구조

다양한 스마트폰 사용자 경험을 제공하기 위해 AP의 성능이 지속적으로 고도화되고 있는 가운데, 성능 저하 없이 더 긴 사용 시간과 슬림한 디자인을 구현하기 위한 얇은 패키지에 대한 수요도 증가하고 있습니다. 그 결과, 작은 폼팩터 내에서 향상된 성능을 구현하기 위한 기술로 FoWLP(Fan-out Wafer Level Package)가 적용되고 있습니다.

FoWLP의 기본 구조는 몇 가지 요소로 구성됩니다. 먼저 AP 다이 하부에 재배선층(RDL, Re-Distribution Layer)을 형성해 전기적 연결을 가능하게 합니다. 인터포저보다 얇은 RDL은 AP 다이 상부에도 형성되어 AP 다이와 메모리 간 전기적 연결을 구현합니다. 상·하부 RDL 사이에는 구리 포스트(Copper post)를 형성해 AP 다이 상·하부를 전기적으로 연결합니다.

이러한 방식은 기존의 PCB 기판 없이 RDL을 활용해 패키지를 더욱 얇게 구현할 수 있으며, AP 및 모바일 기기의 두께를 줄이고 AP의 열 저항을 낮추는 데 크게 기여합니다. RDL은 미세 피치 라우팅을 가능하게 하여 신호 무결성(SI)을 확보하고 성능을 향상시키는 요소로, FoWLP에서 가장 중요한 구성 요소 중 하나입니다.

다양한 스마트폰 사용자 경험을 제공하기 위해 AP의 성능이 지속적으로 고도화되고 있는 가운데, 성능 저하 없이 더 긴 사용 시간과 슬림한 디자인을 구현하기 위한 얇은 패키지에 대한 수요도 증가하고 있습니다. 그 결과, 작은 폼팩터 내에서 향상된 성능을 구현하기 위한 기술로 FoWLP(Fan-out Wafer Level Package)가 적용되고 있습니다.

FoWLP의 기본 구조는 몇 가지 요소로 구성됩니다. 먼저 AP 다이 하부에 재배선층(RDL, Re-Distribution Layer)을 형성해 전기적 연결을 가능하게 합니다. 인터포저보다 얇은 RDL은 AP 다이 상부에도 형성되어 AP 다이와 메모리 간 전기적 연결을 구현합니다. 상·하부 RDL 사이에는 구리 포스트(Copper post)를 형성해 AP 다이 상·하부를 전기적으로 연결합니다.

이러한 방식은 기존의 PCB 기판 없이 RDL을 활용해 패키지를 더욱 얇게 구현할 수 있으며, AP 및 모바일 기기의 두께를 줄이고 AP의 열 저항을 낮추는 데 크게 기여합니다. RDL은 미세 피치 라우팅을 가능하게 하여 신호 무결성(SI)을 확보하고 성능을 향상시키는 요소로, FoWLP에서 가장 중요한 구성 요소 중 하나입니다.

다양한 스마트폰 사용자 경험을 제공하기 위해 AP의 성능이 지속적으로 고도화되고 있는 가운데, 성능 저하 없이 더 긴 사용 시간과 슬림한 디자인을 구현하기 위한 얇은 패키지에 대한 수요도 증가하고 있습니다. 그 결과, 작은 폼팩터 내에서 향상된 성능을 구현하기 위한 기술로 FoWLP(Fan-out Wafer Level Package)가 적용되고 있습니다.

FoWLP의 기본 구조는 몇 가지 요소로 구성됩니다. 먼저 AP 다이 하부에 재배선층(RDL, Re-Distribution Layer)을 형성해 전기적 연결을 가능하게 합니다. 인터포저보다 얇은 RDL은 AP 다이 상부에도 형성되어 AP 다이와 메모리 간 전기적 연결을 구현합니다. 상·하부 RDL 사이에는 구리 포스트(Copper post)를 형성해 AP 다이 상·하부를 전기적으로 연결합니다.

이러한 방식은 기존의 PCB 기판 없이 RDL을 활용해 패키지를 더욱 얇게 구현할 수 있으며, AP 및 모바일 기기의 두께를 줄이고 AP의 열 저항을 낮추는 데 크게 기여합니다. RDL은 미세 피치 라우팅을 가능하게 하여 신호 무결성(SI)을 확보하고 성능을 향상시키는 요소로, FoWLP에서 가장 중요한 구성 요소 중 하나입니다.

FoWLP_HPB
(Fan-out Wafer Level Package
with Heat Path Block) FoWLP_HPB
(Fan-out Wafer Level Package
with Heat Path Block) FoWLP_HPB
(Fan-out Wafer Level Package
with Heat Path Block)

모바일 기기는 게임과 AI와 같은 고성능 애플리케이션 활용이 확대되면서 더 많은 열을 발생시키고 있습니다. 이에 따라 소형 폼팩터에서도 안정적인 성능을 유지하기 위해 열저항을 낮춰야 할 필요성이 커지고 있습니다.

이러한 요구에 대응하기 위해 업그레이드된 FoWLP는 열 방출 경로를 막는 DRAM의 크기를 줄이고, 열 방출을 촉진하기 위해 HPB(Heat Path Block)를 부착함으로써 AP 다이의 열저항을 크게 개선할 수 있습니다. 또한 High-k EMC*를 적용해 열이 HPB 방향으로 효과적으로 전달되도록 설계했습니다.

이러한 구조적 개선을 바탕으로, 삼성전자의 모바일 패키지 기술은 외부로 열을 효과적으로 방출하는 열저항 구조인 HPB를 통해 발열을 해소합니다. 그 결과 기존 패키지 대비 열저항이 16% 개선되었으며, 이는 성능 향상으로 이어집니다.

이러한 기술적 혁신들이 결합되어 더 부드럽고 안정적인 게임 플레이, 더 빠른 실시간 통번역 속도, 향상된 LLM 성능, 더욱 빠른 객체 인식 속도, 더욱 개선된 사진 해상도 업스케일링 등 모바일폰 사용 전반에서 사용자 경험을 한 단계 끌어올립니다. 

모바일 기기는 게임과 AI와 같은 고성능 애플리케이션 활용이 확대되면서 더 많은 열을 발생시키고 있습니다. 이에 따라 소형 폼팩터에서도 안정적인 성능을 유지하기 위해 열저항을 낮춰야 할 필요성이 커지고 있습니다.

이러한 요구에 대응하기 위해 업그레이드된 FoWLP는 열 방출 경로를 막는 DRAM의 크기를 줄이고, 열 방출을 촉진하기 위해 HPB(Heat Path Block)를 부착함으로써 AP 다이의 열저항을 크게 개선할 수 있습니다. 또한 High-k EMC*를 적용해 열이 HPB 방향으로 효과적으로 전달되도록 설계했습니다.

이러한 구조적 개선을 바탕으로, 삼성전자의 모바일 패키지 기술은 외부로 열을 효과적으로 방출하는 열저항 구조인 HPB를 통해 발열을 해소합니다. 그 결과 기존 패키지 대비 열저항이 16% 개선되었으며, 이는 성능 향상으로 이어집니다.

이러한 기술적 혁신들이 결합되어 더 부드럽고 안정적인 게임 플레이, 더 빠른 실시간 통번역 속도, 향상된 LLM 성능, 더욱 빠른 객체 인식 속도, 더욱 개선된 사진 해상도 업스케일링 등 모바일폰 사용 전반에서 사용자 경험을 한 단계 끌어올립니다. 

모바일 기기는 게임과 AI와 같은 고성능 애플리케이션 활용이 확대되면서 더 많은 열을 발생시키고 있습니다. 이에 따라 소형 폼팩터에서도 안정적인 성능을 유지하기 위해 열저항을 낮춰야 할 필요성이 커지고 있습니다.

이러한 요구에 대응하기 위해 업그레이드된 FoWLP는 열 방출 경로를 막는 DRAM의 크기를 줄이고, 열 방출을 촉진하기 위해 HPB(Heat Path Block)를 부착함으로써 AP 다이의 열저항을 크게 개선할 수 있습니다. 또한 High-k EMC*를 적용해 열이 HPB 방향으로 효과적으로 전달되도록 설계했습니다.

이러한 구조적 개선을 바탕으로, 삼성전자의 모바일 패키지 기술은 외부로 열을 효과적으로 방출하는 열저항 구조인 HPB를 통해 발열을 해소합니다. 그 결과 기존 패키지 대비 열저항이 16% 개선되었으며, 이는 성능 향상으로 이어집니다.

이러한 기술적 혁신들이 결합되어 더 부드럽고 안정적인 게임 플레이, 더 빠른 실시간 통번역 속도, 향상된 LLM 성능, 더욱 빠른 객체 인식 속도, 더욱 개선된 사진 해상도 업스케일링 등 모바일폰 사용 전반에서 사용자 경험을 한 단계 끌어올립니다. 

* High-k EMC: 열전도율이 높은 에폭시 몰딩 소재
AP 다이 상부에 DRAM과 Heat Path Block이 실장된 FoWLP_HPB 구조로 열 방출 경로를 구성

HPB (Heat Path Block):
Liberate the limits of dimensions HPB (Heat Path Block):
Liberate the limits of dimensions HPB (Heat Path Block): Liberate the limits of dimensions

어두운 배경에 세련된 블랙 직육면체 오브제와 "Liberate the limits of dimensions"라는 화이트 문구가 배치된 미니멀한 기술 혁신 및 프리미엄 디자인 컨셉 이미지.

관련 컨텐츠

  • 제공된 설명은 실제 제품에 대한 설명과 다를 수 있습니다. 제품 사진 및 특장점 등에는 광고적 표현이 포함되어 실제와 다를 수 있으며, 제품 스펙은 제품 개량을 위해 사전 예고 없이 변경될 수 있습니다.이 문서에서 제공되는 모든 기능, 특성, 설명, GUI와 다른 정보들은 혜택, 디자인, 구성품, 성능 등의 내용을 포함하며(단, 이에 국한되지 않음) 별도의 통지 없이 변경될 수 있습니다. 화면 내의 내용은 연출된 이미지이며, 데모용으로만 사용됩니다.
  • 모든 제품 사양은 내부 테스트 결과를 반영하며 사용자의 시스템 구성에 따라 변경될 수 있습니다. 실제 성능은 사용 조건과 환경에 따라 다를 수 있습니다.
  • 제시된 모든 기기 및 기능은 가상이며, 실제 제품과는 관련이 없습니다.
  • 표시된 모든 이미지는 예시용으로만 제공되며, 제품 자체 또는 제품과 함께 촬영된 이미지를 정확하게 재현하지 않을 수 있습니다. 모든 이미지는 디지털 방식으로 편집, 수정 또는 보정되었습니다.
  • 삼성전자는 별도의 고지 없이 언제든지 이미지와 스펙을 변경할 권리를 보유합니다. 계측값은 근사치입니다. 모든 데이터는 작성 당시 정확한 것으로 간주된 값입니다. 삼성전자는 오류 또는 누락에 대한 책임을 지지 않습니다.