MBCFET으로 트랜지스터의 성능, 전력, 면적 향상의 문을 열다

지난 2년, 코로나19의 여파로 생산에 지장이 생기거나 완전히 중단되는 등 전 세계 여러 산업에서 악영향이 나타났다. 그러나 예측하지 못한 어려움에도 불구하고 삼성전자 파운드리 사업부는 소비 전력과 면적 사용을 줄이면서 성능을 개선하고 꾸준히 성장하는 산업의 요구를 충족하는 새로운 반도체 솔루션을 제공하면서 성장을 지속하고 주도권을 유지할 수 있었다. 전 세계를 향하는 도전 속에서 삼성전자 파운드리 사업부가 성공할 수 있었던 비결은 게이트 올 어라운드(GAA) 기술의 진화와 업계 파트너 지원을 통한 설계 최적화라는 두 가지 측면이었다. GAA MBCFET™ 구축

삼성전자 파운드리 사업부가 평면에서 FinFET 트랜지스터로 전환하여 처음으로 업계를 선도했을 때, 다방면에서 반도체 공정의 새로운 표준을 세웠었다. FinFET 아키텍처를 활용하여 평면 트랜지스터에 제한을 두었던 Short channel effect을 극복할 수 있었고, 그 뒤를 이은 GAA는 나노와이어를 사용하여 전압 스케일링을 개선했다. 그러나 나노와이어 기반 트랜지스터 기술은 채널을 높여 구동 전류를 개선했지만 누설 전류로 인하여 근본적으로 그 장점이 부각되지 않았다. 나노와이어는 충분한 전류를 공급하기 위해 많은 수의 스택을 필요로 하는 반면, 각각의 나노 시트 기반 MBCFETTM은 그 보다 적은 수의 스택으로 더 큰 채널 폭을 확보하고 더 큰 전류를 구동해서 GAA의 한계를 극복한다. 나노 시트를 활용한 MBCFETTM(Multi Bridge Channel Field Effect Transistor)을 도입한 삼성전자 파운드리 사업부는 트랜지스터 아키텍처에서 한 단계 더 도약하여 공간을 더 적게 차지하면서도 유연한 설계와 저전압 작동 및 우수한 성능을 제공할 수 있게 되었다. 이를 통해 저전압 및 온/오프 제어와 고효율 가동이 가능했다. 그 결과, 쉽게 확장할 수 있으며 공간을 더 적게 차지하는 비용 효율적인 고성능 트랜지스터가 탄생했다. 뛰어난 성능과 낮은 소비 전력을 갖추면서도 공간을 적게 차지하는 것이 필수적인 자동차, AI/ML 및 대규모 데이터베이스와 같은 첨단 분야에서 MBCFETTM 설계가 필요하기 때문에 이러한 개선 사항은 매우 중요한 발전이다. 설계 기술 공동 최적화로 트랜지스터 효율 극대화

나노와이어 기반 GAA 아키텍처의 한계를 극복하기 위한 솔루션이 간단해 보일 수 있지만 전력과 전압 흐름을 조절하기 위해서는 알맞은 균형점을 찾아야 했다. 삼성전자 파운드리 사업부는 이 퍼즐의 답을 찾기 위해 DTCO(Design-Technology Co-Optimization) 분석을 통하여 크기와 성능 사이에 최적의 균형을 이루는 공정을 개발하기 위해 투자해왔다. DTCO 분석의 목표는 공정과 설계 모두에서 트랜지스터의 전체 성능과 전력 감소 및 사용 면적(PPA)을 최적화하는 방법을 연구하는 것이다. 트랜지스터의 성능은 더 큰 전류를 빨라진 동작 속도로 적절하게 변환할 수 있는지 여부에 따라 측정된다. 따라서, 성능을 개선한다는 것은 칩 설계에서 성능을 방해할 수 있는 모든 요소를 최소화하는 것이다. MBCFETTM에서는 채널 폭에 의한 성능 손실과 저전력으로 인한 열화를 모두 고려해야 한다. DTCO는 FinFET 채널 폭을 강화하여 비효율적인 구조를 해결할 뿐만 아니라 낮은 동작 전압에서도 큰 전류를 흐르게 하여 MBCFETTM의 더욱 큰 동작 전압을 해결하는 솔루션 개발에 도움이 되었다. 면적에 관해 트랜지스터 구성요소의 크기를 전반적으로 줄이는 것을 해결책으로 꼽는다. 그러나 트랜지스터의 각 구성 요소들은 최적으로 기능하기 위해 최소한의 면적으로 필요로 하며, 크기를 변경하면 트랜지스터의 저항(resistance)과 정전 용량(capacitance)에 영향을 미친다. 그렇기 때문에 모든 솔루션은 전력 오버플로우와 성능 저하를 포함하여 변화의 결과로 발생할 수 있는 모든 복잡성을 고려해야 한다. 삼성 파운드리는 DTCO를 통해 고객의 요구에 맞게 성능과 전력 감소의 균형을 맞추는 데 사용할 수 있는 네 가지 옵션의 채널 폭을 개발했다. 예를 들어 SRAM 워드라인 드라이버 (SRAM wordline driver)는 더 작은 채널 폭으로 공간을 절약하여 이익을 얻을 수 있다. 또한, 가변 채널 폭은 삼성에서 기존 FF, 저전력 FF 및 고속 FF와 같은 여러 FF 셀을 4NM에 비해 더 나은 솔루션으로 제공할 수 있다는 것을 의미한다. 그리고 피드백 루프를 활용하면 이전 회로에 비해 사이클의 절반만 사용해서 전력을 절약할 수 있다. 결국 삼성전자 파운드리 사업부의 고객은 DTCO 덕분에 더 낮은 비용으로 노드를 더욱 빠르게 개발할 수 있다. 파트너와 함께 검증된 설계 인프라 제공

DTCO를 통해 얻은 이점은 삼성전자 파운드리 사업부와 에코시스템 및 고객이 함께 모여 최첨단 시스템온칩(SoC) 설계를 제공하는 종합 프로그램인 SAFE(Samsung Advance Foundry Ecosystem)의 지원 덕분에 가능했다. 고객이 시장에 더 빨리 진출하고, 사인오프 프로세스를 개선하며, 제품 신뢰도를 높일 수 있도록 설계된 SAFE는 Ansys, Cadence, Siemens 및 Synopsys와 같은 업계 파트너와 협력하여 반도체 설계 최적화를 위한 혁신적인 솔루션을 개발하고 있다. 시너지 네트워크로 SAFE는 고객에게 4,000가지 이상의 IP 타이틀을 보유한 56개의 IP 파트너와 함께 경쟁력 있는 기반 IP, EDA, 근본적인 RTL-to-GDS 설계 방법론 문서, AWS와 Microsoft Azure와 같은 클라우드 서비스 공급업체에 액세스 권한 등 더욱 유연한 설계 환경을 제공한다.