본문으로 이동
테크 블로그

최고를 위한 최적을 찾아라. Part 1

- 삼성전자 파운드리 사업부의 DTCO를 통한 GAA MBCFET™ PPA 최적화

  • 메일
삼성전자 파운드리 사업부는 2022년 4월 24일부터 27일까지 개최되는 반도체 학술대회 CICC(Custom Integrated Circuits Conference)에서 GAA 트랜지스터를 적용한 3나노 공정의 PPA를 최적화하는 Design Technology Co-Optimization, 즉 DTCO 활동 에 관한 논문을 발표할 예정입니다. 이 논문을 통해 곧 양산을 앞두고 있는 3nm 공정기술의 특징을 보다 많은 분들에게 전달하고자 블로그 포스트를 준비하였습니다.


1. 트랜지스터는 무엇이기에 작아지기를 갈망하는가

반도체 Chip은 수 많은 트랜지스터(Transistor)의 집합이기 때문에, 시작에 앞서 이 근본이 되는 트랜지스터에 대해서 먼저 이야기를 해보겠습니다.
트랜지스터는 쉽게 말해 작은 스위치입니다. 더불어 스위치의 동작이 단순히 스위치를 누르는 것만이 아니라, 전류를 이용하여 전등을 키고 끄는 것까지 인 것처럼, 트랜지스터의 동작도 On일 때 전류가 흐르고 Off일 때 전류가 흐르지 않게 되는 단계 까지를 말합니다.
이 트랜지스터를 키는(On) 힘은 전압(Voltage)입니다. 전압을 주어 전류의 통로를 열게 되면, 전류는 그 통로의 전압이 높은 곳에서 낮은 곳으로 흐르게 됩니다. 힘을 주어 수문을 열면 수로의 수압이 높은 곳에서 낮은 곳으로 물이 흐르는 것과 비슷합니다. 트랜지스터는 NMOS와 PMOS 두가지 Type이 있으며, 트랜지스터의 Si(그림[1] 회색 영역) 중 전압의 절대값이 높은 영역을 Drain 낮은 영역을 Source라 합니다. 그림[1]과 그림[2] 참고
스위치형태로 본  NMOS 트랜지스터 구조 비교를 하는 일러스트
스위치형태로 본  NMOS 트랜지스터 구조 비교를 하는 일러스트
그림[1] 스위치형태로 본 NMOS 트랜지스터 구조 비교: Gate에 일정 전압을 걸어 트랜지스터를 On시키면 전압이 높은 Drain에서 전압이 낮은 Source로 전류가 흐름

NMOS와 PMOS의 동작을 비교하는 일러스트
NMOS와 PMOS의 동작을 비교하는 일러스트
그림[2] NMOS와 PMOS의 동작 : PFET은 마이너스 전압을 사용하여 NMOS와 반대로 동작한다. Gate전압이 마이너스일 경우 동작하며, Drain의 전압 역시 마이너스로 Source보다 낮아 Source에서 Drain 방향으로 전류가 흐름

그렇다면 우리는 왜 트랜지스터를 더 작게 만들어 하나의 칩에 더 많이 넣고 싶어 할까요? 앞서 말한 것처럼 트랜지스터는 ON과 OFF 두가지 상태를 가지고 있습니다. 여기서 트랜지스터가 On된 상태를 1, Off된 상태를 0으로 본다면, 트랜지스터를 통해 0과 1로 이루어진 수많은 이진법을 표현하고 이를 활용한 다양한 계산들을 할 수 있게 되는 것이죠. 이런 계산들을 이용하여 여러 기능을 구현하게 됩니다. 더 작은 트랜지스터는 더 다양한 기능을 구현하거나, 같은 성능의 Chip을 더 작게 만들 수 있게 되는 것입니다.


2. 트랜지스터는 작기만 하면 될까?

그럼 트랜지스터는 작기만 하면 좋은 걸까요? 다시 스위치를 떠올려 보겠습니다. 스위치를 키고 끄는데 이유없이 힘이 많이 들어 가게 된다면 좋은 스위치라고 할 수 없겠죠. 트랜지스터도 같습니다. 같은 전류를 흘리는데 너무 큰 전압이 필요하게 되면 좋은 성능의 트랜지스터라고 할 수 없습니다.
또, 스위치를 켰는데 전등이 늦게 켜진다거나, 껐는데도 전등이 켜져 있다면 좋은 스위치라고 할 수 없죠. 트랜지스터의 경우에도 Speed가 느리거나, 원치 않는 전류가 흐르는 것을 성능이 좋지 못하다고 말합니다.


3. 최고의 트랜지스터 조건이란 무엇인가?

그렇다면 좋은 트랜지스터란 작고, 힘이 덜 들지만 성능은 좋은 상태를 말하는 것이겠죠. 이 세가지 조건을 PPA (Performance, Power, Area)라고 하며, High-Performance, Low-Power, Small-Area 를 위해 기술 발전을 이어 왔습니다.


4. 트랜지스터 구조의 변화를 통해 PPA Benefit 상승을 이끌다

최고의 PPA를 위해 우리는 트랜지스터를 작게 만들 뿐만 아니라 그 구조도 함께 바꿔왔습니다. 트랜지스터의 전류는 그림[1]의 게이트와 Si(회색영역)의 접합면을 통해 흐르는데 그 통로를 Channel이라고 부릅니다. 우리는 그 Channel의 모양에 변화를 주기 위해 구조의 변화를 진행하였고, 그림[3]처럼 크게 3가지의 구조 변화를 이끌어왔습니다. Channel의 폭은 넓어졌고 면의 개수가 많아지면서 게이트가 Channel을 Control하는 능력도 향상되었습니다. 특히 Planar FET에는 크기가 작아질수록 드레인과 소스의 거리 즉 Channel의 길이가 짧아져 원치 않는 현상(Short channel effect)들이 발생하는 문제가 있었습니다. 이를 FinFET 구조로 발전시켜 게이트가 그 Channel을 감싸게 만들었고 Control 능력을 향상시켜 해결 하였습니다. 또한 Channel 폭을 키워 전류가 흐르는 길을 넓혔고 길이 넓으니 지나는 전류도 많아 졌습니다. 더욱이 GAA는 FinFET의 Fin(Si영역중 지느러미처럼 위로 솟은 부위)을 옆으로 누인 모양인 Sheet 구조인데, 이 Sheet를 위로 쌓아 올리면서 같은 수평 면적의 트랜지스터에서 더 많은 전류가 흐를 수 있게 하였죠.
트랜지스터의 구조 변화에 따른 성능과 소비 전력 개선을 보여주는 일러스트
트랜지스터의 구조 변화에 따른 성능과 소비 전력 개선을 보여주는 일러스트
그림[3] 트랜지스터의 구조 변화에 따른 성능(Performance)과 소비 전력 (Power) 개선
4. 파운드리 산업을 이끄는 삼성의 GAA (MBCFET™)

A. 삼성의 GAA의 효율적인 구조

GAA구조는 그림[4]와 같이 Wire 형태와 Sheet형태 두 종류가 있습니다. Nanowire GAA는 Channel 폭의 총합을 넓히기 위해서 많은 층의 Wire를 쌓아야 했고, 이는 공정을 더욱 복잡하게 만들었습니다. 우리는 이를 극복하기 위해 Wire가 아닌 폭이 넓은 Sheet의 형태의 GAA, MBCFET™을 채택했습니다.

Nanowire와 NanoSheet 구조를 비교하는 일러스트
Nanowire와 NanoSheet 구조를 비교하는 일러스트
그림[4] Nanowire와 NanoSheet 구조
B. MBCFET ™이 가지고 있는 강점

i. 힘을 빼고 효율적으로! 낮은 구동 전압(Operation voltage), 높은 전력 효율

Power(소비 전력)은 트랜지스터에 적용된 전압과 흐르는 전류를 곱한 값입니다. 트랜지스터 동작에 필요한 전압을 동작 전압 (Operating Voltage)이라고 하며, 우리는 그 동작 전압을 낮춰 power 효율을 높이기 위해 꾸준히 노력해왔습니다. 앞의 예시를 이어 가자면, 더 작은 힘으로 원래의 목적인 전등을 킬 수 있는 스위치가 더 효율적인 것과 유사합니다. MBCFET™은 4면을 Channel로 하는 구조 변화를 통해 On-Off 특성(On과 Off를 control하는 능력)을 향상시켰습니다. 수도꼭지 기능이 좋아져 살짝만 잠가도 물이 새지 않는 것처럼, On-Off 특성 향상은 낮은 전압에도 트랜지스터가 알맞게 동작하여 Operating voltage를 낮출 수 있었고 높은 power 효율을 가져왔습니다.

공정기술 발전에 따른 동작 전압의 변화를 보여주는 일러스트
공정기술 발전에 따른 동작 전압의 변화를 보여주는 일러스트
그림[5] 공정기술 발전에 따른 동작 전압 (Operation Voltage)의 변화

ii. 당신이 원하는 대로! 높은 Flexibility

설계에 따라 우리는 흐르는 전류의 양이 각기 다른 트랜지스터를 만들어야 합니다. 전류의 양을 조절하기 위해선 Channel폭을 늘리거나 줄여야 하는데 FinFET 구조는 게이트가 감싸고 있는 Fin의 높이를 조절할 수 없기 때문에 전체 Channel폭의 증가를 위해 Fin개수를 수평방향으로 증가 시키는 방식을 활용했습니다. 그러나 이 방법은 불연속적인 Channel폭의 조절만 가능하였습니다. 게이트가 감싸고있는 Fin하나의 Channel의 폭이 α라면 α의 배수로만 줄이거나 늘릴 수 있기 때문이죠. 그에 반해 MBCFET™은 FinFET의 Fin을 옆으로 뉘어 위로 쌓은 형태이고, Sheet 폭은 유연하게 증감이 가능하여 그림[6]처럼 연속적인 Channel폭 증감이 가능하다는 장점이 있죠.

FinFET과 MBCFET™의 Channel 폭 증감 방식과 그에 따른 전류 변화를 보여주는 일러스트
FinFET과 MBCFET™의 Channel 폭 증감 방식과 그에 따른 전류 변화를 보여주는 일러스트
그림[6] FinFET과 MBCFET™의 Channel 폭 증감 방식과 그에 따른 전류(Current) 변화
6. 최적을 찾아가는 과정 DTCO

구조의 변화처럼 PPA를 모두 개선시키는 변화가 이어지고 있지만 우리는 이렇게 주어진 PPA적 이점을 충분히 활용하기 어렵습니다. 수많은 트랜지스터가 모여있는 Chip에선 설계에 따른 트랜지스터의 배치가 이러한 PPA에 영향을 미치고, 또 Performance, Power, Area 각각은 상충 관계에 있기 때문이죠. 작은 스위치도 사이에 벽이 있다면 가까이 놓을 수 없고 또 스위치의 개수가 많아져 스위치끼리를 연결하는 선이 길고 복잡해 진다면 저항이 커지고 속도가 느려지는 것처럼요.

모두를 한번에 취할 수 없다면, 지금 상황에서 가장 최적의 조건을 찾는 수 밖에 없습니다. 성능을 떨어트리지 않으면서 크기는 줄일 수 있는 방법, 같은 크기지만 성능을 올릴 수 있는 방법 그리고 작은 힘으로도 같은 성능을 보여줄 수 있는 방법들을 찾아야 합니다. 우리는 공정과 설계의 관점에서 동시에 최적을 찾는 것을 DTCO (Design-Technology Co-Optimization)이라고 부릅니다. 삼성의 GAA MBCFET™는 DTCO의 관점에서 큰 장점을 지니고 있습니다.

삼성의 GAA MBCFET™가 DTCO적으로 어떠한 강점을 지니고 있는지 그리고 삼성전자 파운드리 사업부는 어떻게 MBCFET™의 장점을 이용한 PPA 최적화에 다가가고 있는지 다음주 CICC에서 발표되는 논문으로 함께 알아보도록 하겠습니다.