본문으로 이동

DDR5: 대역폭의 장벽을 깨다

  • 메일
Perspective view of Samsung DDR5 Chip against an image of many particles connected with lines.
Perspective view of Samsung DDR5 Chip against an image of many particles connected with lines.
최신 컴퓨터의 사양을 보면 지난 십여 년간 기술적으로 얼마나 발전했는지 알 수 있다. 제조기업이 더 많은 휴대용 기기를 개발하게 해주는 새로운 폼팩터에서부터 빨라진 클럭 속도와 메모리 속도에 이르기까지 컴퓨팅 성능이 보인 발전은 신제품과 신규 서비스 개발의 기회를 열어 주었다. 앞으로는 메모리 분야의 최신 개발 제품인 DDR5 (Double Data Rate 5) SDRAM이 성능에 있어서 새로운 차원을 여는 데 기여할 것이다. DDR5에 대한 이해 DDR4의 후속 제품인 DDR5는 차세대 동기식 동적 랜덤 액세스 메모리(SDRAM)이다. DDR 메모리는 한 클럭의 사이클 동안 데이터 신호를 두 번 송수신할 수 있으며 전송 속도가 훨씬 빠르고 용량도 더 높다. DDR 메모리의 발전은 대체로 서버 및 PC 애플리케이션 요구 사항을 충족하는 성능 개선에 초점을 두고 완만하게 이루어져 왔지만, DDR4에서 DDR5로의 도약은 훨씬 더 큰 진전을 보였다. 더 큰 대역폭 필요성이 점차 기업에 압박을 가해오면서 DDR5에서는 강력한 패키지에 완전히 새로운 아키텍처를 도입하게 된다. 도전에 맞서다 컴퓨팅 성능의 급속한 발전으로 인하여 CPU 제조사는 최고의 코어 수를 공급하고자 사투를 벌이고 있다. 얼마 전까지만 해도 PC 사용자는 4 코어만으로 만족할 수밖에 없었다. 지금은 대부분의 CPU 제조사가 미드엔드급 칩에 6코어, 하이엔드급 프로슈머 수준 제품에 12 코어를 공급한다. 서버 솔루션을 위해서는 최대 64코어 제품을 공급한다. DDR4와 같은 현재의 메모리 솔루션은 이렇게 많은 코어 수의 CPU 대역폭 수요를 충족하는데 부족하다. 신호 무결성, 전력 공급 및 레이아웃 복잡성으로 인해 코어당 메모리 대역폭의 발전이 제한되어 왔다. 차세대 CPU의 성능을 충분히 발휘하게 하려면 더 높은 코어당 대역폭 요구 사항에 맞게 발전한 새로운 메모리 아키텍처가 필요하다. 이것이 바로 DDR5 SDRAM 솔루션 개발을 추진하게 한 원동력이다. 차세대 전력 및 효율 차세대 CPU의 요구를 충족하기 위해 DDR5은 데이터 속도는 훨씬 더 빠르게, 전력 소비는 더 낮게, 용량은 더욱 증가되게 했다. 출시할 때에, DDR5의 데이터 속도는 DDR4의 3200MT/s에 비해 더 빠른 최대 4800MT/s이었다. 시스템 수준의 시뮬레이션 상에서 나란히 비교할 경우, DDR5의 유효 대역폭은 DDR4의 유효 대역폭의 약 1.87배임을 보여준다. DDR5는 버스트 길이를 DDR4의 약 두 배인 BL16으로 늘림으로써 명령/주소 및 데이터 버스 효율성을 향상한다. 이제 동일한 읽기 또는 쓰기 트랜잭션을 통하여 동일한 뱅크 내에서 IO/어레이 타이밍 제약에 대한 노출을 제한하는 동시에 데이터 버스에 두 배 많은 데이터를 제공한다. 더불어 DDR5는 뱅크 그룹 수를 두 배로 늘리는데, 이는 주어진 시간 안에 더 많은 페이지를 열어볼 수 있게 하여 전체 시스템 효율성을 향상시켜 준다. 이러한 모든 요인은 더 빠르고 더 효율적인 메모리를 사용하여 차세대 컴퓨팅의 요구에 대응하게 해준다. 그러나 DDR5는 성능 향상뿐만이 아니라 확장성 개선도 제공해 준다. 차세대 컴퓨팅을 위한 확장성 최적화된 DRAM 코어 타이밍 및 ODECC(On-die error correction code: 칩 내 오류 정정 코드)는 DDR5의 확장성을 향상하는 두 가지 주요 요인이다. 메모리 아키텍처는 해마다 계속 확장되는 반면, DRAM 셀 전하용량(셀케퍼시턴스)의 저하와 비트 라인의 접촉 저항 증가라는 대가를 치뤄야 한다. DDR5는 이러한 문제를 해결하며, DRAM 셀의 전하를 쓰고 저장하고 감지할 충분한 시간을 보장하는 데 중요한 최적의 코어 타이밍과 함께, 더욱 안정적인 확장을 가능하게 한다. ODECC (On-die error correction code)(ECC)는 데이터를 출력하기에 앞서 READ 명령 동안에 정정 작업을 수행함으로써 데이터 무결성을 향상하고 시스템 오류 정정에 대한 부담을 줄여 준다. 또한 DDR5은 DRAM이 내부 데이터를 읽고 에러 발생 시 수정된 데이터를 다시 써넣어야 하는 부분에서 오류 검사 스크럽을 가져온다. 삼성은 메모리의 미래를 선도한다 자체의 최첨단 메모리 혁신을 활용하여 삼성은 최신 서버의 계속 증가하는 요구 사항을 충족할 수 있는 강력하고 안정적인 성능의 DDR5를 개발해 왔다. 최대 4,800Mbps의 데이터 전송 속도를 가진 삼성 DDR5는 많은 작업량을 처리하도록 설계되었다. 저장 용량을 최대화하기 위해 삼성 DDR5는 최신 8단 TSV기술을 도입하여 DDR5의 단일 칩에 DDR4에 비해 두 배의 스택을 쌓을 수 있도록 하였다. 또한 각 DIMM은 최대 512GB의 용량을 제공한다. 삼성 DDR5는 또한 업계를 선도하는 메모리 솔루션인 에러 정정 코드(ECC) 회로를 갖춤으로써 신뢰성을 향상한다. 삼성의 메모리 제품에 대한 최근 소식은 여기에서 확인할 수 있다.