Synopsys, 삼성전자와의 20나노 설계 지원 협업에서 중요한 이정표 달성

오늘 반도체 설계 및 제조 분야의 소프트웨어 및 IP에서 세계를 선도하는 Synopsys, Inc.(Nasdaq: SNPS)는 첨단 반도체 솔루션의 글로벌 리더 삼성전자와 설계 지원 협업을 통해 삼성 하이케이 메탈 게이트(HKMG) 공정을 적용한 최초의 20나노 테스트칩 테이프아웃에 성공하여 중요한 이정표를 세웠다고 밝혔다. 테스트칩은 Synopsys의 Galaxy™ 구현 플랫폼을 사용하여 구현되었으며, 여기에는 Design Compiler® 합성, IC 컴파일러 배치 및 배선, IC 검증 도구를 사용한 설계 내 물리적 검증, StarRC™ 추출 및 PrimeTime® 사인오프 도구가 포함된다. 20나노 테이프아웃은 삼성전자와 Synopsys가 조기에 시작한 R&D 협업의 결과물로 차세대 20나노 기가급 집적 회로(IC)를 위한 종합적인 설계 구현 인프라를 개발하고 검증을 목표로 했다. 이 협업 과정에서 개발한 핵심적 20나노 설계 지원 혁신 기술에는 새로운 기기 구조 모델링, 이중 패터닝 인식 배치 및 배선, 설계 내 물리적 검증 기술, 고급 배선 및 설계 규칙 검사(DRC) 코딩 등이 포함된다. 이러한 혁신 기술은 수천 가지의 복잡한 규칙과 제조 가능한 배선 패턴을 완벽히 준수하면서도 빠른 배선을 지원한다. 삼성전자 DS부문 시스템 LSI 기반설계센터장 최규명 전무는 “고급 프로세스 및 설계 기술에 대한 심층적 노하우와 ISDA와의 오랜 파트너십 덕분에 삼성전자는 20나노 솔루션을 빠르게 준비할 수 있었다.”라고 말하면서, "삼성전자는 Synopsys와의 긴밀한 협업을 통해 20나노 설계 인프라에 혁신적인 구성 요소를 시기 적절하게 제공하고 있다. Synopsys의 선진 기술 덕분에 최초의 20나노 테스트 칩을 빠르게 구현하고 검증할 수 있었으며, 이 테스트칩의 테이프아웃 성공은 20나노 공정 기술을 적용한 설계 준비 단계에서 도달한 중요한 이정표다."라고 덧붙였다. Synopsys 구현 그룹 전무이자 대표 이사인 Antun Domic은 “삼성전자는 오래전부터 중요한 파트너로서 Synopsys와 새로운 기술 개발에 적극적으로 협력해 왔다.”라고 말하면서, "이번 20나노 설계 기술의 성과는 양사가 조기에 긴밀한 협업을 통해 이뤄낸 대표적 사례이며, 우리가 20나노 공정 기술의 설계 요구 사항을 충족하는 혁신적 EDA 솔루션을 적시에 제공할 수 있음을 방증한다. 앞으로도 삼성전자와 계속 협력하여 양사의 고객에게 최첨단 기술 프로세스 노드에서 제품을 성공적으로 설계하는 데 필요한 인프라를 제공하고자 최선을 다할 것이다."라고 덧붙였다. Synopsys 소개 Synopsys, Inc.(Nasdaq: SNPS)는 전자설계자동화(EDA) 분야의 세계 선도 기업으로, 글로벌 전자 기기 시장에서 반도체 설계, 검증 및 제조에 사용되는 소프트웨어와 지적재산(IP), 서비스를 제공하고 있다. Synopsys의 포괄적이고 통합된 구현, 검증, IP, 제조 및 FPGA(Field-Programmable Gate Array) 솔루션 포트폴리오는 현재 설계업체와 제조업체가 당면한 주요 과제(예: 전력 및 수율 관리, 시스템-실리콘 인증, 성과 발생 기간)를 해결하는 데 도움을 준다. Synopsys는 기술 주도 솔루션을 통해 고객이 비용 및 일정 위험을 줄이는 동시에 최고의 제품을 빠르게 시장에 출시하여 경쟁 우위를 확보할 수 있도록 한다. Synopsys는 캘리포니아주 마운틴 뷰에 소재하며, 북미, 유럽, 일본, 아시아, 인도 등지에 약 70개의 지사를 두고 있다. 자세한 내용은 Synopsys 홈페이지(http://www.synopsys.com/)를 참조.