サムスン電子の3D ICキューブがどのようにファウンドリーの世界を作り変えているか

世界は平面ではなく、ファウンドリー業界も平面ではありません。たえず変わる性能のニーズと競合相手の状況の変化と共に、イノベーションにより成長しているのは、多次元市場です。そして、さらにファウンドリーの世界における大きな変化にもかかわらず、チップ設計はたいてい従来型の平面構造にこだわってきました。 しかし、平面は今日の性能を最大限引き出す上で最善の方法でしょうか。 サムスンファウンドリーは、違った考えをして、3D IC、すなわち、性能の新しいレベルをタップし、従来のスケーリングを越えて行くキューブ型のソリューションを作成しました。当社を平面チップから3次元キューブへと移行する多層インフラストラクチャとして、3D ICはスタッキングメモリで、「ムーア以上」の未来が現実となる業績です。 形を変え、未来を変える。

サムスンファウンドリーの設計技術チームの長であるSangyun Kim氏が、サンノゼにおけるセーフフォーラム2022での基調講演のために登壇したとき、半導体業界向けにメッセージを発信しました。 Kim氏は「コンピューティング要件は急速に増加しています。」としました。そして、スケーリングのみでは十分に追いつけなくなります。彼のチームの仕事は、これらの急速な変化の中で顧客が先頭に立ち続けるようにすることで、これはキューブ技術形成の背後にある主な推進力です。 3D ICキューブはチップを構造物のようなキューブ状に積み重ね、多数のソリューションの性能を一つのまとまったユニットに結合します。1次元の平面上に展開するチップ設計に比べて、メッセージを交換するときに情報が進む距離は短くなるため、結果は、パーツ間の伝送がより速い積層チップとなります。スペースの節約とコストの削減は、同じくパッケージ側に必要な要素です。 しかし、より重要なことは、「ヘテロジニアス・インテグレーション」 ― 多様で補完的なチップを同じ積層に組み合わせ、それによって、お互いの長所を埋め合わせるもの ― と呼ばれるものを改善して使用することです。 Kim氏は「たとえば、トップダイは、高性能向けに3GAAの場合があります。ボトムダイは、コストを節約するためのSF4または旧来のノードの場合、または、IP再利用の場合があります。」としました。 さらに多くの機能性を狭いスペースに収めることで、3D ICソリューションは、平面チップ考案者が予想しなかった方法で、性能を倍にするというムーアの法則を拡張しています。 しかし、予想どおり、平面チップの世界でキューブ設計を創ることは、ファウンドリーの1セットの新しい課題をもたらします。 3Dに向けての課題

3D ICソリューションは高度なファウンドリー工程を使用してのみ達成することができ、キューブソリューションは、シリコン貫通電極(TSV)の名が挙がらなかった場合は、まったく議論されなかったでしょう。 TSVは、それらのウェハ・トゥ・ウェハ接合を速く効率的にする上で必要でした。TSVはキューブ構造内にトップダイ用にPDNを構築するときに使用され、トップダイとボトムダイの間に信号を送るという重要な役目があり、顧客が信頼する高速伝送を作ります。TSVで作業すると、克服すべき多くの課題が生まれます。課題のトップに、当社にはそれらのTSVとu-Bumpを介して3D ICスタックをサポートするための配電ネットワークが必要で、一方ですべてがIR要件とEM要件を満たします。 同一ダイ内で中間TSVと一番下のTSVを有効にすることは、配電用に低抵抗率のオプションを提供するために当社が発見したソリューションの1つです。高性能アプリケーション用にIR／EMのリスクをさらに低減するために、さまざまなタイプのTSVバンドルも有効にしてきました。さらに進んで、当社はTSVとキープアウトゾーンの不利な条件を、応力シミュレーションとケイ素検証を介して最小化し、不利な条件の面積を削減するよう、特定のデバイスをキープアウトゾーンに配置できるようにしました。最後に、マクロと親和性のある間取り図ガイドを発展させることで、当社の設計フローをTSVを意識したものにしました。 u-Bumpをベースにした接合は、3D ICプロセスに重要なもう1つの技術です。サムスンファウンドリーのu-Bump接合技術はソリューションの間中、テストして大量生産向けに承認され、3D ICが低コストで大量のデバイスに実装予定です。それにより、最小の障害で、これらのきわめて重要な技術とPDK、DK、IP、DM設計インフラストラクチャを使用して、顧客は3D ICを設計することから開始できます。 設計の疑問 しかし、3D ICソリューションの実装において、平面チップを扱うときには発生しなかったもう1つの疑問があります。ファンクションブロックはトップに配置するか、それともボトムに配置するか。 顧客がその疑問に答えることをサポートできるよう、当社はEDAパートナーと共に、初期段階のデザインコラボレーションのためのパーティショニング方法論を開発しています。これらの方法論で、すべてのDOEはIRドロップ用に分析できる一方で、設計者は自分たちが使用するために、最善の候補を選択できます。この利点は大きく、それは従来の方法よりさらに速いターン・アラウンド・タイムが可能な適切なパーティション候補を使用して、3D IC設計を開始することです。 キューブの設計においてうまくいくというすべての課題にもかかわらず、当社は従来の2D設計フローに加えて、ほんの2、3の追加の段階を使用するだけで、3D設計を作り出せます。その設計のほとんどで大切なのは結局TSVの配置である一方で、トップダイとボトムダイの間のu-Bumpの整列においても、同じくそれ自体の段階が必要です。 確実に性能が基準を満たし超えるようにするために、当社は検査に強力にフォーカスします。当社は最初トップダイとボトムダイを別々に検査し、最適なダイ積層を確実に行うよう、3D用のIEEE1838規格の検査に移ります。 「このソリューションが、事前、事後の接合検査向けに基本的な3D検査アーキテクチャを提供するため、当社はスタックダイパターンをより効率的に作成するチャンスを手にするだけでなく、確実な品質も獲得します。」と、Kim氏はSAFEの聴衆に説明しました。検査で予想しない欠陥が明らかになると、サムスン電子のスマートレーン修理ソリューションが歩留まりを改善するよう必要な修正を行うことができます。 サインオフのタイミングを改善するようコーナーを削減

サインオフの課題は、3D IC組み立て ― 変動するサインオフコーナーに対処する上で十分制御されないことが起こりうる要因 ― の自然の結果です。これは各ダイ上に異なる技術を製作することの副作用です。ソリューションとして、サムスン電子はコーナーリダクションと呼ぶ新しい方法論を開発してきました。これはサインオフのタイミングですべての組み合わせの代わりに主要なコーナーを使用します。 しかし、IR/EMサインオフを使用して、サムスン電子は異なる課題に完全に向き合いました。ダイ電力は、既存の2D設計においては存在しないTSVを介して供給されるため、各ダイのIRドロップ／EMはお互いに影響し合うことがあり、これは、当社が同時に多数のダイのIR/EMを分析することで解決してきた課題です。 パートナーシップを通じて性能を作り変える

強力なパートナーシップは半導体イノベーションを推進するもので、当社のEDA ECOパートナーと協働することの結果として、それらのソリューションの多くは直接可能になりました。 Kim氏は「もちろん、新しい技術の課題を克服するのはEDAを使用する当社の仕事のほんの一部です。」と説明しました。4つの主要なEDAに加えて、サムスンファウンドリーは、統合からサインオフ ― よりよいフローを作ることに専念しているSAFE EDAパートナーの助けを借りて、動き始める生産中の未完成品 ― までの3D ICの設計フローの開発に成功してきました。 どんな技術であろうと、顧客のニーズを発端として変化は起こります。マルチダイ積層への高まる需要が2.5Dと3Dチップソリューションを導き、性能と効率において新しい局面を開きました。それらのニーズを満たすよう、画一的なやり方以上の手法を取ります。この手法では、当社は平面的な思考から移行して、新しい次元で製作する必要があります。当社が地球が平面だと考える日から移行したちょうどそのとき、サムスンファウンドリーは常にそれ自体、その製品、業界を作り変える準備ができています。というのはこれが顧客をイノベーションの次のレベルへ導くためです。