本文へ移動

X-Cube技術

X-Cube技術

先端パッケージ

高性能なコンピューティングとネットワークが求められる新時代の設計者たちは、システム性能の要件を満たすために集積システムオンチップ(SoC)という難題に向き合っています。 そして、こうした制約を克服すると同時に、お客様に最適のコストで様々なポートフォリオを提供するための新しいパッケージング技術とビジネスモデルを開発し、リリースしています。

お客様はサムスン電子の柔軟なビジネスモデルから一つを選択して、パッケージソリューションをご利用いただくことができます。
  • ハンドオフモデル: COT(Customer Owned Tooling、顧客所有ツール)、COPD(Customer Owned Physical Design、顧客所有デザイン)
  • お客様はサムスンファウンドリーのパッケージングオプション、またはAmkorのようなOSATパートナーが提供するオプションを選ぶことができます。
サムスンファウンドリーのCUBEテクノロジーには、以下の事項が含まれます。
  • I-Cube: 2.5Dシリコンインターポーザ(Si-Interposer)
  • X-Cube: 3DICロジックインターポーザ
  • R-Cube: 2.5D RDLインターポーザ
  • H-Cube: ハイブリッドインターポーザ
I-Cube™は、サムスン電子の2.5Dシリコンインターポーザ(Si-Interposer)テクノロジーを利用して、
ロジックデバイスと高帯域幅メモリ(HBM)モジュールを水平に接続します。
  • より微細なピッチ
  • シリコンインターポーザ(Si-Interposer)内のISC、MIM
  • CoS: 中間テストで低コスト
  • CoW: より多くのHBMモジュール

サムスンファウンドリーは300ナノのシリコン貫通電極(TSV)を搭載したシリコンインターポーザ(Si-Interposer)ウェハを製造します。 どのシリコンインターポーザ(Si-Interposer)形式を使用するかによって、2種類の組み立てプロセスを使い分けます。 CoS(Chip on Substrate)と CoW(Chip on Wafer)です。 CoSプロセスでは、シリコンインターポーザウェハの裏面を研削した後に切断して、シリコンインターポーザチップを作ります。 このチップをパッケージ基板の上に組み立てます。 そして、ロジックデバイスとHBMモジュールをその上に搭載します。 CoWプロセスでは、ウェハレベルでモールディング、研削、切断を経て、裏面が研削されたシリコンインターポーザウェハにロジックデバイスとHBMモジュールを搭載し、モールディングされたシリコンインターポーザのダイとデバイスをパッケージ基板に搭載します。 CoSは中間テストを実施するという大きなメリットがあります。 中間テストでは、HBMモジュールを搭載する前に、欠陥のあるインターポーザやロジックチップを選り分けます。 CoWの主なメリットは規模が大きいことです。 CoWではより大規模なシリコンインターポーザを使用できます。 CoSは低コストの2.5Dパッケージを開発する際に役立ち、CoWはより多くのHBMモジュールを搭載した2.5Dパッケージを開発する際に有用です。 サムスンファウンドリーはI-Cube™の品質要件を見事に満たしており、様々な規模のインターポーザとHBMモジュール、パッケージを提供しています。 現在、先端ロジックチップと最大4個のHBMモジュールを集積する2x(1,600mm2)シリコンインターポーザを実装した2.5Dパッケージは、品質要件を完全に満たした形で生産可能です。 4個以上のHBMモジュールと300nF/mm2 ISC™(結合スタックキャパシタ)を集積する大きなシリコンインターポーザを実現した、さらに規模の大きい2.5Dパッケージを現在開発中です。

Rube™は、サムスン電子による低コストの2.5D RDLインターポーザ技術であり、高密度の再配線層(RDL)を利用してロジックとロジック、ロジックと高帯域幅メモリ(HBM)モジュールを接続します。
  • 低コスト
  • 無TSV
  • 高速TAT
  • 改善された信号と電力の完全性
  • 高まった設計の柔軟性

R-Cube™は「Chip-last」として知られているRDL優先プロセスです。 通常、RDLレイヤーはR-Cube™プロセスの初期にキャリアの上に作られます。 レイヤーを最後に製造すれば、チップを先に製造するプロセスよりも総TATを短縮することができます。 また、RDLを後から作ることで、良好と判断されたASICとHBMをRDLレイヤーに搭載できます。 RDLインターポーザは、シリコン貫通電極(TSV)のないソリューションであるため、低コストの選択肢という大きなメリットがあります。 また、RDLインターポーザは構造の間で非常に小さな信号を発信するのでSerDesシグナル・インテグリティ(SI, Signal Integrity)が向上し、RDL金属の厚さによりメモリーのSIも優れています。 ほかにも、低損失の誘電体材料を使用しているため、誘電体の損失が抑えられます。 RDLインターポーザは、幅とラインの間隔が精巧でルーティングの干渉が少なく、より柔軟な設計を提供することができます。 サムスンファウンドリーは、TSVがなく、ラインと間隔の幅が2/2umで、4個のHBMモジュールを集積する大型インターポーザ(~1,600mm2)を搭載した2.5D RDLインターポーザ技術を開発しています。

X-Cube™はサムスン電子の3DICで、シリコン貫通電極(TSV)テクノロジーを使用してダイとウェハを積層します。
  • 高密度の集積
  • さらなる規模の拡大
  • 低レイテンシ
  • より高い帯域幅
  • はんだCoW: 生産の証明
X-Cube™は、CoW(Chip on Wafer)、WoW(Wafer on Wafer)、TSVの3つのテクノロジーを利用します。
  • CoWは薄いウェハの上に薄いチップを積層します。
  • WoWは薄いウェハの上にウェハを積層します。
  • TSVは上下にあるチップとウェハを互いに水平になるようにつなげます。

この3つの技術を組み合わせることで、高密度の集積と規模の拡大とともに、電力効率の改善と遅延時間の短縮が可能になります。 サムスンファウンドリーは、高帯域幅メモリ(HBM, High Bandwidth Memory)、CMOSイメージセンサー(CIS)製品のように、競争力があり信頼性の高いマイクロバンプ3DIC製品の提供において、業界をリードしています。 サムスンファウンドリーは、AI推論のような低電力3DICアプリケーションに適したマイクロバンプCoW技術と、ロジックTSVプロセス設計キット(PDK)を使用して、7LPPロジックダイと7LPP SRAMダイの間に広帯域幅および低遅延のSRAMインターフェイスを構築しました。 サムスンファウンドリーの専門性と高速・大量の生産能力を活かせば、初期段階から歩留まりの高い生産が可能です。 低電力3DICアプリケーションに適したマイクロバンプCoWとTSVをもとに、大量生産能力を備えています。 バンプのないハイブリッドダイツーウェハ(D2W)の技術開発にも取り組んでいます。

H-Cube™は、モジュール基板上の微細なピッチ基板で構成されており、
大規模で低コストのパッケージを開発する際に有用です。
  • 効率的な費用
  • より大規模なパッケージ
  • さらなる規模の拡大
  • 集積の柔軟性の向上

H-Cube™は、インターポーザと微細なピッチ基板、モジュール基板で構成されています。 サムスンファウンドリーは、コスト面で効率的なハイブリッド(マルチチップモジュール、2.5D、5.5D)ソリューションを大規模なパッケージで提供するために、このソリューションを開発しました。 微細なピッチ基板のBGAボールピッチが1mmから0.4mm未満に縮まったことで、サイズをさらに小さくでき、費用効率はさらに高まります。 基板が小さいほうが価格が安くなるからです。 微細なピッチ基板の下に配置されたモジュール基板は、仕様が緩和され、微細なピッチ基板よりサイズは大きめで(最大200x200mm2)、費用は少なくて済みます。 H-Cube™の主なメリットは、費用効率、大きなパッケージサイズ、柔軟な集積度です。 ハイブリッド基板は、パッケージの大きさが同じ単一の微細なピッチ基板よりも費用効率が高くなります。 パッケージが大きければ大きいほど、I/Oの数、またはキャパシタ、PMIC、GDDRなど追加の構成要素の機能によって拡張性が高まります。 サムスンファウンドリーは、6個のHBMモジュールを集積する大型シリコンインターポーザを実現した大型ハイブリッドパッケージ(85x85mm2)ソリューションを開発しています。