本文へ移動

サムスン電子、業界初「QLC 9世代V-NAND」の量産開始

  • 業界初9世代QLC・TLC V-NANDを同時発売

  • 革新的な技術を集約し、高層積層QLC V-NANDの限界を克服
    • 「チャネルホールエッチング」技術により、ダブルスタック構造で業界最高の層数を実現
    • 「デザインドモールド」技術でデータ保持性能と信頼性を強化
    • 「予測プログラム」技術を適用し、書き込み性能とデータの入出力速度を改善

  • ブランド製品を皮切りに、モバイルUFS、PC・サーバーSSDなどへの応用を拡大

  • 共有

サムスン電子がAI時代の超大容量サーバーSSD向けに、「1Tb(テラビット)QLC(Quad Level Cell)9世代V-NAND」の量産を業界に先がけて開始しました。

* 1Tb V-NAND:1兆ビットのセルを単一チップ内で実現した製品

* QLC(Quad Level Cell):1つのセルに4ビットのデータを記録できる構造

 

サムスン電子は、今年4月に「TLC 9世代V-NAND」の量産開始に続き、QLC製品も発表し、大容量・高性能NANDフラッシュ市場でのリーダーシップをさらに強化しました。

* TLC(Triple Level Cell):1つのセルに3ビットのデータを記録できる構造

 

サムスン9世代V-NANDは、独自の「チャンネルホールエッチング(Channel Hole Etching)」技術を活用し、ダブルスタック構造で業界最高の積層数を実現しました。

* チャネルホールエッチング:モールド層を順次積層した後、一度に電子が通るチャネルホールを形成する技術

* ダブルスタック:チャネルホール工程を2回行って作られる構造

 

特に、QLC 9世代V-NANDはセル(Cell)と周辺回路(Peripheral)の面積を最小化し、前世代のQLC V-NANDと比較して約86%向上した業界最高レベルのビット密度(Bit Density)を誇ります。

* 周辺回路(Peripheral):セルの動作を制御する各種回路で構成

* ビット密度(Bit Density):単位面積あたりに保存されるビット数

 

V-NANDの積層数が増えるほど、層間・層ごとのセル特性を均一に維持することがより重要になり、サムスン電子はこれに対応するために「デザインドモールド(Designed Mold)」技術を活用しました。「デザインドモールド」とは、セル特性の均一化と最適化のために、セルを動作させるワードライン(WL)の間隔を調整して積層する技術で、データ保持性能を従来製品より約20%向上させ、製品信頼性を向上させました。

* モールド:セルを動作させるワードラインの層

* WL(ワードライン):トランジスタのオン/オフを担当する配線

 

今回発表した9世代QLCは、セルの状態変化を予測して不要な動作を最小限に抑える「予測プログラム(Predictive Program)技術」の革新を通じて、前世代QLC製品に比べて書き込み性能が100%、データ入出力速度が60%改善されました。

また、NANDセルを駆動する電圧を低減し、必要なBL(ビットライン)のみを検知して電力消費を最小化する「低電力設計技術」を通じて、データ読み取りおよび書き込みの消費電力もそれぞれ約30%、50%削減しました。

* BL(ビットライン):データの書き込みと読み取りを担当する配線で、WL(ワードライン)と共にセルアレイを形成

 

サムスン電子メモリ事業部Flash開発室のホ・ソンフェ(副社長)は、「第9世代TLC量産から4ヶ月で第9世代QLC V-NANDの量産にも成功し、AI用高性能・大容量SSD市場が求める最新のラインアップをすべて揃えた」とし、「AI向けに需要が急増している企業向けSSD市場でのリーダーシップがさらに強化されるだろう」と述べた。

サムスン電子は、ブランド製品を皮切りに、今後モバイルUFS、PCおよびサーバーSSDなどのQLC 9世代V-NANDベースの製品応用分野を順次拡大する計画です。

* UFS:ユニバーサル・フラッシュ・ストレージ