[2023存储技术日]人工智能数据时代的存储

生成式人工智能用户数量每天都在以惊人的速度增长。如此快速的普及，增加了对CPU处理能力的要求，同时需要能够应对数据量新挑战的存储器解决方案，以满足生成式人工智能的工作负载。随着云服务提供商采用最新的CPU、DPU、xPU、智能网卡、FPGA和其他处理器解决方案来满足工作负载需求，存储扩展成为可最大限度提高CPU处理能力效率可行性解决方案的下一个前沿领域。 三星存储器技术日（Memory Technology Day ）于2023年10月20日在加利福尼亚州圣克拉拉举行，展示了带动人工智能计算新时代的内存处理器领域的多项技术成果，其中包括CXL存储扩展器在三星存储设备中的商用化。 存储器产品销售总监Christina Day主持存储器技术日活动并讨论了“生成式人工智能”领域的趋势及其对当今市场和计算系统的影响。同时，介绍了三星为满足计算领域存储器需求而开发的最新技术，包括最新高带宽存储器（HBM）接口HBM3E（Shinebolt）。同时，宣布已成功开发并将HBM3E 8H交付给客户。还讨论了HBM4、低延迟宽IO（LLW）、存内处理（PIM）、速度高达9.6Gbps的LPDDR5X存储器模组及其他近存储器解决方案等未来存储器创新的发展方向。 接下来执行副总裁兼DRAM设计主管Tae-Young Terry Oh介绍了截至2030年的DDR系列最新DRAM设备路线图。最值得关注的是DDR5、LPDDR5X/6、LPDDR5X CAMM2和GDDR7。同时，着重介绍了正在开发的最新技术及采用全新创新设计方案面临的各种挑战。演讲中提及的路线图产品特点有1b节点的量产以及在同一1b节点上完成三星首个32Gb DDR5。根据路线图，需在2027年前每年提速，将DDR5的速度提升至8800Mbps，并在2028年，推出速度达到甚至超过9600Mbps的DDR6。此外，支持未来DRAM开发所需精细图案的高数值孔径（High NA）EUV设备同样值得关注。 通过本次演讲，再次确定了LPDDR5X设备的发展情况。电压缩放、自适应体偏置（ABB）、增强型功率门控、高K金属栅极晶体管和内部电压控制等在内的能效改善技术不断演进。还强调了三星在LPDDR5X CAMM2（Compression Attached Memory Module 2）方面的行业地位。而且，该模组在客户端和服务器环境中能够使用LPDDR5X的能效和速度，并具有密度扩展能力。后续的LPDDR6则是下一代JEDEC标准低功耗DRAM，毋庸置疑三星半导体正在带动行业定义该规格尺寸。 与此同时，Tae-Young副总裁还强调三星半导体不仅长期以来带动图像处理DRAM技术的发展，并通过全球首款GDDR7产品延续着在业界的声誉。这款产品采用DRAM首创的3级脉冲振幅调制（3-level pulse amplitude modulation）IO技术，支持每引脚32Gbps的速度。 主管DRAM设计的Kyomin Sohn博士着重说明了最新近存储器技术（Near Memory Technology）趋势。据称，由于CPU扩展困难，使得其速度每1.5至2年才能翻一番，而GPU和NPU等领域特定处理器的出现解决了这一限制。尽管如此，仍提出了HBM、LLW、PIM等高带宽的新近存储器解决方案以缓解冯·诺依曼结构（von Neumann architecture）瓶颈中的处理器速度与存储芯片数据读写速率之间存在的差异。 通过这些演讲内容中可以清晰地了解到三星半导体已经成为为生成式人工智能时代提供存储器解决方案的业界先进企业。同时，未来十年，三星将继续提供更快、更高效的解决方案，持续推动数据消费新时代与行业需求同步发展。 _{免责声明： 除非经特殊说明，本文中所涉及的数据均为三星内部测试结果，涉及的对比均为与三星产品相比较。}