进入正文

先进封装

在这个盛行高性能计算和网络的新时代,设计人员在满足系统性能要求的过程中,面临着更大的 SOC 集成挑战。因此,新的封装技术和业务模式得以开发和部署,以突破这些局限,同时为客户提供更加广泛的产品组合,实现最优拥有成本(或性价比)。

客户可以从我们的灵活业务模式中选择一种,用以购买封装解决方案:
  • 切换模式:COT(客户拥有工具)、COPD(客户拥有物理设计)
  • 客户可以在 Samsung Foundry 封装产品或我们的性能 OSAT 合作伙伴(例如,Amkor)提供的产品之间做出选择
Samsung Foundry 的 CUBE 技术包括:
  • I-Cube:2.5D 硅中介层
  • X-Cube:3DIC 逻辑中介层
  • R-Cube:2.5D RDL 中介层
  • H-Cube:混合中介层
I-Cube™ 是三星电子的 2.5D 硅中介层技术,
采用 HBM(高带宽内存)模块横向连接逻辑设备。
  • 间距更小
  • 硅中介层 ISC、MIM
  • CoS:通过中期测试降低成本
  • CoW:增加 HBM 模块

这种带有 300-mm TSV(硅通孔)的硅 (Si) 中介层晶圆由 Samsung Foundry 制造。共有两种组装工艺,具体取决于硅中介层的使用方式:基板上芯片 (CoS) 或晶圆上芯片 (CoW)。在 CoS 中,硅中介层位于背面研磨并锯切的硅中介层晶圆中。芯片组装在封装基板上。然后,在其上方贴装逻辑器件和 HBM 模块。在 CoW 中,逻辑器件和 HBM 模块采用晶圆级模塑、研磨和锯切工艺,贴装在背面研磨的硅中介层晶圆上,然后再将带有器件的模塑硅中介层裸片贴装到封装基板上。CoS 拥有一个重要优势:中期测试。中期测试可确保在贴装 HBM 之前不会贴装任何故障中介层或逻辑芯片。CoW 则拥有另一个重要优势:更大。CoW 可以使用更大的硅中介层。CoS 有助于开发低成本 2.5D 封装,而 CoW 则有助于开发搭载更多 HBM 模块的 2.5D 封装。Samsung Foundry 已经成功验证 I-Cube™ 的资质,可提供多种中介层尺寸、HBM 模块数和封装尺寸。如今,使用 2 个 (1,600mm2) 硅中介层并集成高级逻辑芯片和多达四个 HBM 模块的 2.5D 封装已经完全通过资质验证,可以用于生产。使用更大硅中介层并集成超过 4 个 HBM 模块和 300nF/mm2 ISC™(集成堆栈电容器)的更大的 2.5D 封装正在开发当中。

R-Cube™ 是三星电子的低成本 2.5D RDL 中介层技术,该技术通过高密度 RDL(再布线层)实现逻辑到逻辑和逻辑到 HBM(高带宽内存)模块的连接。
  • 低成本
  • 无硅通孔
  • 加快周转时间
  • 改善信号和电源完整性
  • 提高设计灵活性

R-Cube™ 是以 RDL 在前的工艺,称为“芯片在后”(chip last) 工艺。通常会于 R-Cube™ 工艺初期,在载体上制造 RDL 层。通过最后制造 RDL 层,可以实现比芯片在前 (chip first) 工艺更快的总处理时间 (TAT)。此外,通过推迟制造 RDL,可以在 RDL 层贴装已知良好的 ASIC 和 HBM。RDL 中介层的一个重要优势在于它作为无硅通孔解决方案,是一种低成本选项。而且,RDL 中介层因具有极小的信号通孔尺寸,而大幅改善了 SerDes 信号完整性 (SI),并且因 RDL 金属厚度而改善了内存 SI。此外,采用的低损耗介电材料有助于降低介电损耗。而且,RDL 介质层利用精细的线路宽度和间距减少了路由干扰,从而提高设计灵活性。Samsung Foundry 正在开发一款 2.5D 无硅通孔 RDL 中介层技术,配备 2/2um 线路和间距宽度,以及集成了 4 个 HBM 模块的大型中介层(约为 1600mm2)。

X-Cube™ 是三星电子的 3DIC,该技术利用硅通孔 (TSV) 技术堆叠裸片和晶圆。
  • 更高密度集成
  • 更大扩展规模
  • 更低延迟
  • 更高带宽
  • 焊接 CoW:经过生产验证
X-Cube™ 运用三项关键技术:晶圆上芯片 (CoW)、晶圆上晶圆 (WoW) 和硅通孔 (TSV)。
  • CoW 将薄薄的芯片堆叠在打薄的晶圆上。
  • WoW 将晶圆堆叠在打薄的晶圆上。
  • TSV 纵向互连顶部和底部的芯片及晶圆。

结合这三项技术,可实现更高密度集成、更大规模扩展,并改进电源效率和降低延迟。三星电子率先提供具备高度可靠性和竞争优势的微凸块 3DIC 产品,例如高带宽内存 (HBM) 和 CMOS 图像传感器 (CIS) 产品。Samsung Foundry 已在 7LPP 逻辑裸片和 7LPP SRAM 裸片之间,利用微凸块 CoW 技术和逻辑 TSV PDK,实施了高带宽和低延迟静态随机存储器 (SRAM) 接口,用于 AI 推理等低功耗 3DIC 应用。此外,我们凭借专业知识和迅速的大批量制造,能够从早期阶段开始保障高收率生产。我们已经做好准备,随时采用基于适用于低功耗 3DIC 应用的微凸块 CoW 和 TSV 技术进行量产。无凸块混合裸片到晶圆 (D2W) 技术正在开发当中。

H-Cube™ 中有一个小间距基板位于模块
基板顶部,可用于开发大型低成本封装。
  • 经济实惠
  • 更大封装尺寸
  • 更大扩展规模
  • 更高集成灵活性

H-Cube™ 包含一个中介层、一个小间距基板和一个模块基板。Samsung Foundry 开发了这一解决方案,用于提供封装尺寸大而又经济实惠的混合(多芯片模块、2.5D、5.5D)解决方案。小间距基板的 BGA 锡球间距从 1mm 缩小到 0.4mm(甚至更小),使得基板变得更小更平价,因为小尺寸基板的价格低于大尺寸基板。置于小间距基板下方的模块基板尺寸较大(高达 200x200mm2),并且由于规格要求宽松,所以成本不像小间距基板那么昂贵。H-Cube™ 具有三大优势:经济实惠、封装尺寸大且集成灵活性高。相同封装尺寸的混合基板比单块小间距基板更加实惠。由于封装尺寸大,所以能够按照更大的系数扩展 I/O 数量或附加组件(例如,电容器、PMIC、GDDR 等)。Samsung Foundry 正在开发一款大型混合封装尺寸 (85x85mm2) 解决方案,其中的大尺寸硅中介层可以集成 6 个 HBM 模块。