EUV：不负期待

TECHnalysis Research, LLC. 总裁兼首席分析师 Bob O’Donnell 在第二篇文章中认为，EUV 绝对值得期待。从技术上讲，EUV 让层数更少但精密度更高的芯片设计成为可能。在实践中，这意味着半导体制造行业即将攻克许多人眼中的重要芯片制程拦路虎。继续阅读 Bob 的见解。您还可以关注他的 Twitter 帐号：@bobodtech。 俗话说好事多磨。成年老酒最香。耐得住寂寞是一种美德。 俗话说凡事不可操之过急。但在科技领域，人们习惯了快速创新，那些需要时间才能达成的目标往往会被遗忘，或者被当做死胡同而抹掉。 多年来，极端远紫外光刻（简称“EUV”）就是这种情况。EUV 技术通过利用波长极短的光源在硅晶圆上绘制精密的电路，从而制造极小的半导体芯片用晶体管。这种技术背后的基础工艺和科学早在二十世纪八十年代已经面世，当时许多公司言辞凿凿地表示在 2000 年代初就能商业化。 但由于创造核心的极端远紫外“光源”上的技术难题难以攻克这项技术商业化量产所需的时间远超预期。尽管遇到挫折，许多公司仍然坚持研究这项技术，坚信有朝一日必能实现商业化。此外，促使许多公司坚持下去的原因，是越来越多的迹象表明，EUV 逐渐成为半导体行业持续向前发展的关键。 其实，由于支持 14 纳米、10 纳米，甚至 7 纳米半导体制程节点得以实现的一些重大创新开始减速， EUV 显然需要达到 7 纳米甚至更小的制程尺寸。 在这样的背景下，Samsung Foundry 在 2018 年 10 月开始采用 7 纳米 LPP EUV 技术量产芯片，目前已经发布了一套路线图，可供该公司使用鳍式场效应 (FinFET) 晶体管，先后实现 5 纳米和 4 纳米制程节点，然后再借助全环绕栅极 (GAA) 晶体管，实现更小的 3 纳米制程节点。早期基于 7 纳米节点的 EUV 生产多使用多成像层设计，而基于更小制程节点的新版本预计会使用更多的 EUV 层。 从技术上讲，由于 EUV 技术的精密优势，可在每一层集成更多的细节，因此能够实现层数更少却更复杂的芯片设计。凭借这些优势，与 Samsung Foundry 目前的 7 纳米 LPP 制程技术相比，即将推出的 5 纳米 EUV 制程可通过将耗电量降低 20%，或者将性能提高 10%（或这两者的任意组合），从而将将逻辑面积能效提高 25%。 在实践中，这意味着半导体制造行业即将攻克许多人眼中的重要芯片制程拦路虎。睿智的工程师们不但没有受到物理规律的束缚（这是一些人担心的），反而确定了制造更小、更快且更节能芯片的道路。反过来，这一进步不仅可支持新一代智能手机以及其他人工智能设备的实现，同时也让可能完全不同的设备种类成为可能，包括许多还没有人设想的设备。 尤其是，人工智能对计算性能和新颖芯片设计的需求 近乎永无止境，只有依托 EUV 和 GAA 的新一代硅制程技术才能实现。目前，几家大型半导体公司以及其他非常规芯片制造商的科技公司，都在设计面向机器学习、神经网络及其他 AI 应用类型进行优化的新型加速器。其中许多新设计都需要基于 EUV 的半导体制造技术实现的高性能和低功耗。 更重要的是，CPU 等传统组件的性能需求也在上升。在某些应用中，CPU 用来执行这些以 AI 为中心的算法所需的计算，而在另一些应用中，需要对传感器和其他来源产生的大量原始数据进行快速处理，以支持制造工厂及其他环境的真实决策。但无论是哪个应用领域，很明显对各种不同芯片架构的计算需求都在持续增长。 尽管 EUV 实现商业化量产需要的时间无疑远超所有人的预期，但是这项技术最终将会实现也是不争的事实。而且正如我们所说，这项技术的真实制程技术应用已经得到证明。正如人生中的很多事情都需要时间才能完全发挥其潜力，EUV 已经为它的闪耀时刻做好准备。