利用全环绕栅极 (GAA) 技术提高半导体性能

最近我们邀请了 TECHnalysis Research, LLC 总裁兼首席分析师 Bob O’Donnell 谈谈有关迁移至全环绕栅极晶体管结构的看法。Bob 指出，通过重新构想和构建基础晶体管设计，科技行业有望在制程技术上取得多代的进步，降低半导体的尺寸和功率要求，同时提高半导体的性能。继续阅读 Bob 的见解。您还可以关注他的 Twitter 帐号：@bobodtech。 任何人只要稍有关注半导体行业，一定知道芯片性能的提升速度已然开始放缓。与此同时，芯片制造公司也在讨论自身在尝试缩小芯片制造尺寸方面面临的难题。导致性能提升放缓和影响半导体制程节点缩小的因素，虽然仍与摩尔定律的下行趋势相关，但其影响却已翻倍。整个电子行业似乎因受基本物理定律和经济现实的影响而表现乏力，但却一直在绸缪应对，许多人担心已然习惯的快速创新节奏会随之放缓。但并不是所有人都打算在晶体管层面的进步上自暴自弃。其实就在几个月前，三星半导体晶圆代工业务宣布在晶体管设计领域取得一项称为全环绕栅极 (GAA) 的重大新突破，这有望在今后几年促进半导体在晶体管层面的继续进步。基本上，GAA 是对基础晶体管设计的重新构想和构建。与现行鳍式场效应晶体管 (FinFET) 设计中仅以三面覆盖栅极材料不同，晶体管内部的硅通道完全以栅极材料加以环绕。这一设计有两个主要优点，一是可以缩小尺寸，二是可提高通道长度的扩展潜力，从而可以增加晶体管密度。 在实践中，这意味着整个科技行业有望在制程技术上继续实现多代进步，进一步缩小半导体的尺寸并降低功率要求，同时提高半导体的性能。再结合极端远紫外 (EUV) 光刻技术（这是半导体制造领域的下一个重大技术进步），为芯片行业从 7 纳米走向 5 纳米以及 3 纳米制程节点提供了明确的道路。换言之，在未来许多年，科技行业在半导体创新上都不会面临显著放缓的问题，反而能够获得所需的芯片来助力功能越来越强大、精密度越来越高的新产品。 从技术上讲，这也让半导体晶圆代工业务能够依托 GAA FET 技术实现的更低电压，淘汰 FinFET 设计。随着晶体管的不断变小，降低电压成为需要克服的主要难题之一，而采用 GAA 方法的新设计能够缓解这一问题。GAA 晶体管的一个重要优点是能够通过降低电压减少耗电量，同时保持高性能。实现这些进步的具体时间可能不如过去那样快，但至少在目前而言，围绕这些改进是否会实现的不确定性已经不复存在。对于芯片和器件制造商而言，这些技术进步让半导体制造业的未来更为明朗，让他们拥有了所需的信心，能够继续制定大胆的长期产品计划。 GAA 进步对于整个科技行业而言也是无心插柳。直至最近，半导体行业的主要进步仍集中在个体芯片或单片 SOC（片上系统）设计，并且全都基于单一制程节点尺寸的硅裸片。GAA 显然会为这些半导体带来重大优势。此外，随着新兴“小芯片”SOC 设计（将可在不同制程节点制造的多个小芯片组件进行组合）逐渐盛行，人们很容易误以为晶体管层面的进步已没有太多价值。一些人可能认为，既然单片 SOC 拆分成了更小的组件，对更小制程节点的需求已不那么紧迫。但事实更加复杂和微妙。小芯片设计的真正成功，不仅需要行业在某些小芯片组件的制程技术商取得进步，同时还需要在封装和互联技术上取得进展，从而能够将这些元件与所有其他小芯片组件集合为一个整体。请记住，先进的小芯片组件会变得越来越精细。这些新设计需要 3 纳米 GAA 制造技术所能提供的晶体管密度。例如，AI 专用加速器的兴起，以及越来越复杂的 CPU、GPU 和 FPGA 架构都需要强大的处理能力，才能将它们集合为一个整体。因此，虽然毫无疑问某些半导体组件不再无休止地沿着制程节点路线图发展，而是保留较大的制程尺寸，但这些关键组件所用的制程仍然需要不断减小。 科技行业一直根深蒂固地依赖半导体性能的进步，制程技术发展的潜在放缓引起人们的深切关注，甚至有媒体对整个科技行业可能遭受的影响表示悲观。尽管 GAA 实现的进步也无法让行业完全摆脱已经开始浮现的一些问题，但是这些进步仍然非常重要，足以为行业提供继续向前发展所需的喘息空间。而且，这些进步也让提出 GAA 背后的创意和技术的天才工程师们能够多争取一点时间，去确定下一步该如何前行，才能保持制程的继续发展。