进入正文
技术博客

实现更优化,才能更优秀!
第一章

- 通过三星电子晶圆代工事业部的 DTCO 来优化 GAA MBCFET™ PPA

  • 邮件
在 2022 年 4 月 24 日至 27 日举行的半导体学术会议 CICC(Custom Integrated Circuits Conference,定制集成电路会议)中,三星电子晶圆代工事业部将发表有关 DTCO(Design Technology Co-Optimization,设计工艺协同优化) 活动的论文,即应用 GAA(Gate-All-Around,全环绕栅极晶体管)结构的 3 纳米晶体管工艺来优化 PPA(Performance性能, Power功耗, Area面积) 的 Design Technology Co-Optimization。我们为此准备了一篇文章,希望通过这篇论文把即将量产的 3nm 工艺技术的特点分享给更多人。 1. 我们为何如此渴望晶体管能够变得更小? 由于半导体芯片是众多晶体管 (Transistor) 的集合,因此,我们在正式开始讨论之前先来谈一谈芯片的基础──晶体管。 简单来讲,晶体管就是小的开关。正如开关的工作不仅仅是按下开关这个动作,而是通过电流来开关灯的原理一样,晶体管的工作也是指导通时有电流流过,关断时电流停止流动。 其中, 电压(Voltage)是打开(On)晶体管的关键因素。当在提供电压后,电流通道被打开时,电流会从通道中的高电位流向低电位。这就类似于我们用力打开水闸后,水从水道中的高压位置流向低压位置。晶体管分为 NMOS(N-Metal-Oxide-Semiconductor, N型金属氧化物半导体) 和 PMOS (P-Metal-Oxide-Semiconductor, P型金属氧化物半导体)两种类型,晶体管的 Si(图 [1] 中灰色区域)中电压绝对值较高的区域称为漏极 (Drain),较低的区域称为源极 (Source)。 参考图 [1] 和图 [2]
图 [1] 开关形式的 NMOS 晶体管结构比较: 为栅极 (Gate) 施加一定的电压导通晶体管后,电流会从高电压的漏极流向低电压的源极

图 [2] NMOS 和 PMOS 的工作:PFET(p沟道场效应晶体管) 施加负电压形成与NMOS 相反的方式工作。它在栅极工作电压为负时,漏极电压也为负且低于源极,因此电流从源极流向漏极

那么,我们为什么要把晶体管做得更小,在一个芯片上放置更多的晶体管呢?如前所述,晶体管有导通和关断两种状态。如果我们把晶体管的导通状态称为 1,把关断状态称为 0,则可以通过晶体管的 0 和 1 得到大量二进制数,并使用他们进行各种运算。这些运算就会实现我们使用的功能。更小的晶体管则会实现更多的功能,或者制造具有相同性能但体积却更小的芯片。 2. 晶体管只要小就万事大吉了吗? 那么,晶体管是越小越好吗?我们还是用开关来作说明。在没有任何特殊情况时,如果我们需要用很大的力气才能打开或关闭开关,那么这就不是一个好的开关。晶体管也一样。如果在同等的电流流过时需要过大的电压,它就不是一个高性能的晶体管。 另外,如果我们在打开开关后,灯亮有延迟;又或是关闭开关后,电灯仍然未灭,那这也不是好的开关。再回到晶体管,同理,如果电流速度较慢或者流过的电流并非是我们需要的,那么自然也不能称为性能优良的晶体管。 3. 优良的晶体管需要具备什么特征? 由此可见,面积小、功耗低且高性能才可以称之为优良的晶体管。从专业角度来讲,这三个指标被称为 PPA (Performance, Power, Area),也正是因为对高性能 (High-Performance)、低功耗 (Low-Power) 和小面积 (Small-Area) 的更高追求,我们的技术一路发展到了今天。 4. 通过改变晶体管结构来引领 PPA Benefit 的提升。 为了实现优化 PPA,我们不仅努力将晶体管做得更小,也一直在改变其结构。晶体管的电流流过图 [1] 中栅极和 Si(灰色区域)之间的拼合表面,该路径称为沟道 (Channel)。为了改变该沟道的形状,我们更改了结构,并因此带来了如图 [3] 所示的三种主要结构变化。由于沟道宽度变大,且平面数量增加,栅极控制沟道的能力也随之增强。其中,Planar FET 的尺寸越小,漏级和源极的距离(即沟道长度)也会越短,从而可能导致发生一些异常现象(短沟道效应,Short channel effect)。为此,它被开发成 鳍式场效应晶体管工艺(FinFET) 结构,使栅极环绕该路径,通过提高控制能力解决了这一问题。我们还增加了沟道宽度来加宽电流流过的路径,通过的电流则因加宽的路径而增多。另外,GAA 是 FinFET 中 Fin(Si 区域中像鳍一样隆起的部分)侧面平放后的薄片结构,将这些薄片向上堆叠,就可以使用具有相同水平面积的晶体管支持更多电流流过。
图 [3] 通过改变晶体管结构来优化性能 (Performance) 和功耗 (Power)
5. 引领晶圆代工产业的三星 GAA (MBCFET™)。

A. 三星 GAA 的高效结构 如图 [4] 所示,GAA 结构有 线型(Wire)( 线型) 和片型 (Sheet) ( 片型)两种形态。Nanowire GAA 必须堆叠多层 Wire 以加宽总沟道宽度,这使得工艺变得更加复杂。为了解决这个问题,我们没有选择线型(Wire),而是采取了宽度更宽的片型(Sheet) 形态的GAA,MBCFET™。

图 [4] 纳米线型(Nanowire) 和 纳米片型(NanoSheet) 结构
B. 多桥通道场效晶体管(MBCFET™)的优势

i. 低耗高效!工作电压 (Operation voltage) 低,功率高 Power(功率)是晶体管供给电压和通过电流的乘积。晶体管工作所需的电压称为工作电压 (Operating Voltage),我们一直致力于降低该工作电压来提高功率。 这个概念类似于一个开关,如果能用越低的功耗开灯,那开关的效率就越高。 MBCFET™ 的结构变化使得 4 个平面作为沟道,优化了 On-Off 特性(控制 On 和 Off 的能力)。就如同在改良水龙头功能后轻轻一关也不会漏水一样,On-Off 特性的改进使得晶体管在低电压下也能正常工作,从而降低工作电压并带来更高的功率效率。

图 [5] 工艺F

ii. 满足你的需求!高度灵活性 我们要根据设计制作不同电流流量的晶体管。为了调节电流量,必须增大或减小沟道宽度。但在 FinFET 结构中,栅极环绕的 Fin 高度无法调整,因此我们通过增加水平方向的 Fin 数量来增加了整体沟道宽度。但是,这种方法只能不连续地调节沟道宽度。因为,如果栅极环绕的一个 Fin 沟道的宽度为 α,只能以 α 的倍数减小或增大沟道的宽度。然而,多桥-通道场效应晶体管™ 是 FinFET 中 Fin 侧面平放后堆积的形态,不同于 FinFET 高度,薄片的宽度是可以增减的,因此它的优势如图 [6] 所示,可以连续地增减沟道宽度。

图 [6] FinFET 和 MBCFET™ 沟道宽度的增减方式及其相应的电流 (Current) 变化t
6. 寻找更优化过程的 DTCO。 虽然结构变化会优化整个 PPA, 但要完全应用好这些优势还是具有挑战的。这是因为, 芯片上聚集了许多晶体管,经过设计的晶体管其排列位置会影响 PPA,而且性能、功率和面积之间需要权衡。就比如,如果中间有墙,那么即使是一个小开关也不能紧密放置;如果开关数量增加,连接开关的线会变长变复杂,从而电阻增加且速度变慢。 如果不能一次解决,就只能找到当前情况下的更优化条件。我们需要找到一种在不降低性能的情况下减小尺寸的方法、在相同尺寸下提高性能的方法,以及在更小的功率下提供相同性能的方法。从工艺和设计这两个角度来看,我们把寻找更优化方案的过程称为 DTCO(设计工艺协同优化,Design-Technology Co-Optimization)。从 DTCO 的角度来看,三星的 GAA MBCFET™ 具有很大优势。 - 关于三星的 GAA MBCFET™ 在 DTCO 方面的优势,以及三星电子的晶圆代工事业部是如何利用 MBCFET™ 优势来实现更优化 PPA 的,我们将通过即将在下周 CICC 中发表的论文来共同探讨。 *本文中的产品图片以及型号、数据、功能、性能、规格参数等仅供参考,三星有可能对上述内容进行改进,具体信息请参照产品实物、产品说明书。除非经特殊说明,本广告中所涉及的数据均为三星内部测试结果,本广告中涉及的对比均为与三星产品相比较。